Структура для контроля степени оплавления планаризующего диэлектрика

 

Структура для контроля степени оплавления планаризующего диэлектрика при изготовлении интегральных схем, включающая полупроводниковую подложку со сформированными на ней параллельными токопроводящими дорожками с трапецеидальным сечением и углом между нижним основанием трапеции и боковой стороной не менее 45°, покрытых слоем планаризующего диэлектрика, отличающаяся тем, что, с целью обеспечения возможности неразрушающего контроля и разбраковки пластин, токопроводящие дорожки шириной b расположены на расстоянии a _i на полувысоте микрорельефа, и выполнены высотой h, удовлетворяющих условию

a_i=(1+k)·a _i-1, a_макс≤b,

b=h/tgΘ_мин,

где k - коэффициент пропорциональности, определяемый 0,05≤k≤0,2;

a_i - расстояние между i-й и (i+1)-й дорожками;

a_i-1 - расстояние между i-й и (i-1)-й дорожками;

h - высота микрорельефа;

Θ_мин - минимальный угол оплавления, подлежащий контролю;

a_макс - расстояние между последней и предпоследней дорожками.