Устройство для ввода аналоговой информации

 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля аналоговых электрических схем и для ввода аналоговой информации в ЭВМ. Цель изобретения - расширение области применения устройства путем автоматической подстройки шага квантования при изменении частоты исследуемого сигнала. Устройство содержит АЦП 1, регистр 2, блок оперативной памяти 3, генератор импульсов 5, счетчики 4 и 18, компаратор 6, элементы И-НЕ, шесть триггеров, элемент ИЛИ, элемент ИЛИ-НЕ, элементы И, элемент НЕ 7. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю G 06 F 3/05

ГОСУДАРСТВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4738493/24 (22) 18.09.89 (46) 23,08.91. Бюл, М 31 (72) Д.Л. Ксенофонтов (53) 681.327.12(088.8) (56) Авторское свидетельство СССР

N 1425645, кл. G 06 F 3/05, 1987.

Авторское свидетельство СССР

N. 1425644, кл. G 06 F 3/05, 1986. (54) УСТРОЙСТВО ДЛЯ ВВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в

„„ Ы„„1672434 А1 автоматизированных системах контроля аналоговых электрических схеМ и для ввода аналоговой информации в 3ВМ. Цель изобретения — расширение области применения устройства путем автоматической подстройки шага квантования при изменении частоты исследуемого сигнала. Устройство содержит АЦП, регистр, блок оперативной памяти, генератор ипульсов 5, счетчики, компаратор 6, элементы И-НЕ, шесть триггеров, элемент ИЛИ, элемент

ИЛИ-НЕ, элементы И, элемент НЕ 7. 4 ил.

1672434

2Тд

L=KTo

2Тд 2Тд То К (2) Т Т Тд

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля аналоговых электрических схем и для обработки на ЭВМ аналоговых сигналов, Целью изобретения является расширение области применения устройства за счет автоматической подстройки шага квантования при изменении частоты исследуемого сигнала.

В течение первого периода входного аналогового сигнала на выходах второго счетчика накапливается код где Тд — период входного аналогового сигнала;

To — период сигнала тактового генератора;

К вЂ” двоичный код, установленный на входах СО, С1„...С(К-1) устройства.

В течение второго периода входного сигнала работа первого и второго счетчиков запрещается, а число кодов выборок входного аналогового сигнала, записанных в

ОЗУ, следующее:

Как видно из равенства (2), число кодов выборок входного сигнала не зависит от периода этого сигнала, а шаг квантования, с которым коды выборок заносятся в 03У, прямо пропорционален периоду сигнала

2Тд 4

Ткв=2То1 =2То -TA, (3) То где Ткв — период квантования.

Таким образом, устройство автоматически подстраивает период квантования под частоту входного аналогового сигнала так, что в ОЗУ всегда записывается К выборок за один период, где число К задается входным кодом. Отсюда видно, что устройство может работать в широком диапазоне частот, что и определяет расширение области применения устройства.

На фиг.1 и 2 представлена блок-схема устройства; на фиг,3 и 4- диаграммы, иллюстрирующие работу устройства.

Устройство для ввода аналоговой информации (фиг.1 и 2) состоит из аналогоцифрового преобразователя (АЦП) 1, регистра 2, блока 3 оперативной памяти, первого счетчика 4, генератора 5 импульсов, компаратора 6, элемента НЕ 7, первого, еТо25

55 рого и третьего элементов И-НЕ 8-10. первого и второго триггеров 11 и 12, первого элемента И 13, третьего триггера 14, второго элемента И 15, первого дслителя 16 частоты, четвертого триггера 17, второго счетчика 18, третьего элемента И 19, четвертого элемента И 20, второго делителя 21 частоты, пятого тригера 22, элемента ИЛИ-НЕ 23, элемента

ИЛИ 24, пятого элемента И 25, шестого триггера 26, шестого элемента И 27, четвертого

28 и пятого 29 элементов И-НЕ.

Входными сигналами устройства являются входной аналоговый сигнал U» и пороговое напряжение Unop, логические сигналы: сигнал сброса (. 3Р, сигнал запуска

ЗАГ)„сигнал вида запуска В.З„управляющийся сигнал установки режима С/В (снятие/выборка), сигнал чтения устройства

ЧТ.У., сигнал установки кода периода

VCT.К.П., сигналы кода числа кодов выборок входного аналргового сигнала СО, C1...„С(К-1), сигналы кода периода SO, S1„...S((-1).

Выходными сигналами устройства являются сигналы кодов выборок входного аналогового сигнала 00, 01....,D(N-1), выходные сигналы кода периода входного аналогового сигнала РО, Р1,...,Р((-1), сигнал "Готовность информации" (Г.И,).

Устройство работает следующим образом.

На информационные входы D0, 01,...,0(K-1) первого делителя 16 частоты подается код числа кодов выборок аналогового сигнала, Подается сигнал СБР. При подаче этого сигнала появляется логический "О" на выходе первого элемента И 13, в результате устанавливается логическая

"1" на выходе Q третьего триггера 14. На входе S второго триггера 12 — уровень логического "0". В результате на выходе Q этого триггера — логическая "1" (сигнал С временной диаграммы, фиг.3), а на выходе Q — уровень логического "0", который поступает на вход R первого триггера 11, устанавливая на его выходе Q уровень логического "0" (сигнал В временной диаграммы, фиг.2). Поэтому на выходе второго элемента И 15, «а следовательно, на входе предустановки Ч первого делителя 16 частоты, а также на входе R четвертого триггера 17 — состояние логического "0". вследствие чего запрещена работа этих элементов. После перевода сигнала (БР в состояние логической "1" (момент времени Т1) разрешается работа второго и третьего триггеров 12 и 14.

Для перевода устройства в режим записи выборок входного сигнала (режим "Снятие") сигналом С/В устанавливается логическая "1" (момент времени Т2). В результате этого положительным фронтом

1672434 сигнала С/В на входе С третьего три гера

14 при уровне логической "1" на его входе D на его выходе Q появляется сигнал логического "0", а на выходе Q — логической "1", вследствие чего на выходе Q второго триггера 12 устанавливается уровень логического "0", а на выходе С1 — логической "1", разреШая тем самым работу первого триггера 11. Так как сигнал логического "0" п рисутствует на втором входе элемента И 19 (сигнал С временной диаграммы, фиг.3), первом входе шестого элемента И 27, втором входе пятого элемента И 25, а следовательно, и на входах R шестого триггера 26, на втором входе четвертого элемента И 20 и на его выходе, а также на входе V (предустановки) второго делителя 21 частоты, то запрещена работа делителя 21 частоты, пятого и шестого триггеров 22 и 26, Уровень логического "0" на втором входе четвертого элемента И-НЕ 28 устанавливает состояние логической "1" на его выходе и запрещает тем самым работу счетчика 4.

С появлением сигнала логической "1" на выходе Q третьего триггера 14 (сигнал D временной диаграммы, фиг.3) устанавливается уровень логического "0" на выходах QO, Q1....,Q(L-1) второго счетчика 18.

В зависимости от уровня входного сигнала В.З. устройство может работать в двух режимах. Если сигнал В.З. имеет уровень логического "0" на втором входе первого элемента И-НЕ 8 — сигнал логического "0", а на его выходе — сигнал логической "1". На входе 2 второго элемента И-НЕ 9 — уровень логической "1", и устройство работает от внешнего логического сигнала ЗАП, который поступает нл первый вход второго элемента И-НЕ 9, инвертируясь, приходит на второй вход третьего элемента И-НЕ 10 и. еще раз проинвертировавшись. проходит на вход С первого триггера 11 (сигнал А временной диаграммы). Сигнал ЗАП формируется внешней схемои запуска. Если сигнал В.З. имеет уровень логической "1", то на входе2 второго элемента И-НЕ 10 — уровень логического "0", а на входе третьего элемента И-НЕ 10 — уровень логической "1" и тем самым запрещено прохождение сигнала

ЗАП и разрешено прохождение на вход С первого триггера 11 сигнала с выхода компаратора 6.

При переходе сигнала U» через уровень Upgp (временная диаграмма фиг.3, момент времени ТЗ) на выходе компаратора 6 появляется положительный фронт логического сигнала и, дважды проинвертировавшись, проходит на вход С первого триггера

11 (сигнал А временной диаграммы, фиг.3), устанавливая в состояние логической "1"

15 его выход Q. В результате этого появляется уровень логической "1" на входе первого делителя 16 частоты и входе R четвертого триггера 17, разрешая их работу. Одновременно устанавливается уровень логического "0" на выходе Q первого триггера 11 и, следовательно. на первом входе и на выходе первого элемента И 13, в результате чего нл выходе Q третьего триггера 14 (сигнал D временной диаграммы, фиг.3) устанавливается уровень логического 0", разрешая работу второго счетчика 18. Входной сигнал

УСТ.К.П. имеет высокий логический уровень, и запись входного кодл SO, $1, S2,...S(L-1) во второй счетчик 18 не происходит. На входе R второго триггера 12 появляется сигнал логической "1", разрешая работу этого триггера.

Когда на счетный вход первого делителя

16 частоты поступит К импульсов с выхода генератора 5 импульсов, нл его выходе появляется уровень логического "0", который, поступив на второй вход второго элемента

И 15. проходит на вход V первого делителя

16 частоты, в результате че о во внутренний регистр последнего запишется код СО, С1,....С(К-1)(код числа кодов выборок), после чего сигнал на выходе Z возвращается в состояние логической "1" и инвертирует сигнал на выходе 0 четвертого триггера 17, так как нл вход О этого тригерл подан сигнал с выхода Q. Каждый фронт сигнала с выхода

О чегвертого триггера 17 (сигнал Е временнои диаграммы, фиг.3) инкрементирует вы35 ходной код 00, 01, ...0(-1) второго счетчика 18.

В момент второго перехода входного аналогового сигнала через уровень Unap, соответсгвующий окончанию периода входно40 го сигнала или приходу второго импульса запуска (момент времени Т4 временной диаграммы, фиг.3), на входе Г первого триггера 11 формируется фронт си нала, который устанавливает на выходе О этого триггера

45 (сигнал В временной диаграммы, фиг.3) уровень логического "0", так как на входе О первого триггера 11 до это о момента был уровень логического "0". Появление логического "0" на входе V первого делителя 16 частоты и на входе R четвертого триггера 17 запрещает работу этих элементов. Одновременно появление фронта сигнала на выходе

0 первого триггера 11 устанавливает на выходе О второго триггера 12 высокий логический уровень (сигнал С временной диаграммы, фиг.3), тем самым устанавливая на выходах элементов И 19. 20, 25 и 27 высокий логический уровень и, следовательно, разрешая работу второго делителя

21 частоты, пятого и шесто о триггеров 22 и

1672434

2 Тд

К То (4) 20

К= "

То 40

26 и счетчика 4 (на четвертом входе элемента И 19 — уровень логической "1" так как шестой триггер 26 установлен в состояние логического "0"). Также в этот момент установившийся на выходе 0 второго триггера

12 уровень логического "0" запрещает изменение уровней сигналов на выходах первого триггера 11.

К моменту времени Т4 (временная диаграмма, фиг.3) на выходах 00, 01,...„,0(1 -1) второго счетчика 18 и, соответственно, на входах 00, D1,...,0(1 -1) делителя 21 частоты, являющихся также выходами PD. Р1,...,Р((Л) устройства, фиксируется код, численное значение которого пропорционально периоду входного аналогового сигнала: где Тд — период входного аналогового сигнала:

Tî — период сигнала тактового генератора;

К- код на входах СО, С1,...,С(К-1) устройства.

Делитель 21 частоты и пятый триггер 22 работают аналогично элементам 16 и 17, Когда на счетный вход делителя 21 частоты поступит L импульсов с выхода генератора

5.импульсов, на выходе этого делителя частоты появляется уровень логического "0" и, поступив на вход элемента И 19, проходит на вход V делителя 21 частоты, в результате чего в регистр этого делителя вновь запишется код, установленный на выходах

00,01,....0((-1) второго счетчика 18. После этого сигнал на выходе Z делителя 21 частоты вновь принимает уровень логической "1", и фронт этого сигнала инвертирует сигнал нэ выходах 0 и 0 пятого триггера 22, так как его выход 0 соединен с входом D. По фронту сигнала на выходе Q пятого триггера 22 (сигнал F временной диаграммы, фиг,З) происходит запись кода с выхода АЦП 1 в регистр

2, Сигнал на выходе элемента ИЛИ-НЕ 23 имеет низкий логический уровень (сигнал М временной диаграммы, фиг.3), так как на его первом входе — уровень логической "1" (сигнал С/В), поэтому уровень логической "1" появляется на выходе элемента ИЛИ (сигнал Н временной диаграммы. фиг.3) тогда, когда F имеет высокий логический уровень.

Запись происходит в блок 3 тогда, когда сигнал на выходе элемента И-НЕ 29 принимает уровень логического "0" (сигнал P временной диаграммы, фиг.3). Это происходит тогда, когда на выходе Q пятого триггера 22 появляется уровень логической "1".

Счетчик 4 работает следующим образом, Перепад "1" - "0" на входе+1 прямого счета инкрементирует код на его внутренних регистрах, а следующий за ним перепад

"0" - "1" заносит этот код в выходной регистр (выходы счетчика QO. 01,...,0(К-1). Таким образом, соблюдается следующая последовательность (временная диаграмма, фиг.ЗО сигналы F, Н, P): запись в регистр 2, запись в блок 3, смена адреса.

В момент времени Т5 (фиг.3) происходит переход входного напряжения 0 через пороговый уровень (или проходит очередной импульс сигнала ЗАП), и на выходе третьего элемента И-НЕ 10 формируется фронт сигнала, который устанавливает на выходе 0 шестого триггера 26 низкий логический уровень. Вследствие этого уровень логического "0", появляется на входе элемента И 19, на выходе шестого элемента И

27 (сигнал (временной диаграммы, фиг.3) и, соответственно, на втором входе четвертого элемента И 20 и на его выходе, В результате на входе V второго делителя 21 частоты и на входе R пятого триггера 22 устанавливается уровень логического "0". запрещая их дальнейшую работу и устанавливая на первом входе элемента ИЛИ 24 уровень логического "0".

К этому моменту число кодов выборок, записанных в блок 3, равно; где 1 — код на выходах 00, 01,...,0(1 -1) второго счетчика 18, На выходе 0 шестого триггера 26 устанавливается уровень логической "1". что является выходным сигналом, свидетельствующим об окончании процесса записи в блок оперативной памяти кодов выборок (сигнал Г.И. временной диаграммы, фиг.3).

Одновременно появляется уровень логического "0" на первом входе пятого элемента

И-НЕ 29 (сигнал N временной диаграммы, фиг.З), устанавливая уровень логической "1" на входе W/R блока 3, что соответствует режиму чтения.

Для осуществления считывания из блока 3 кодов выборок аналогового сигнала необходимо подать сигнал СБР. который, поступив на первый вход четвертого элемента И-НЕ 28, устанавливает на его выходесостояние логической "1", в результате чего выходы QO, 01,...,0(K-1) счетчика 4 принимают состояние логического "0".

После перевода сигнала СБР в состояние логической "1" (момент времени Тб вре1672434

30

40

55 менной диаграммы, фиг.3) нужно перевести сигнал С/В в состояние логического "0", что соответствует переводу устройства в режим

"Выборка". При этом на выходе четвертого элемента И 20 (сигнал N временной диаграммы, фиг.3) — уровень логического "0", а на входе W/R блока 3 — уровень логической

"1" (сигнал P временной диаграммы, фиг,3), что соответствует режиму считывания из блока. На первом входе элемента ИЛИ-НЕ

23 — уровень логического "0", что разрешает изменение сигнала на выходе этого элемента (сигнал М временной диаграммы, фиг.3) при изменении сигнала ЧТ.У. При переводе сигнала ЧТ.У. е состояние логической "1" на выходе элемента ИЛИ 24 появляется низкий логический уровень (сигнал Н временной диаграммы, фиг.3) и происходит увеличение на 1 кода на внутреннем регистре счетчика

4, а также устанавливается код выборки на выходах QO. Q1,...,0(K-1). соответствующий текущему адресу на адресных входах блока

3. При переводе сигнала ЧТ.У. в состояние логического "0" происходит увеличение на 1 кода на выходах QO, Q1,...,Q(K-1) счетчика 4.

Эта процедура происходит до тех пор, пока все коды выборок не будут считаны с блока

3 (момент времени Т8 временной диаграммы, фиг.3).

Если нужно записать и считать с блока

3 коды выборок входного сигнала за время, которое задано входным цифровым кодом

S0, S1,.„,S(L-1), необходимо подать этот код на входы DO, D1,...,D(L-1) второго счетчика

18. установить в состояние логического "0" входной сигнал СБР (фиг.4), затем установить в состояние логической "1" входной сигнал С/В. Генератор 5 импульсов должен быть отключен. Далее нужно снять сигнал

СБР. При переходе сигнала С/В в состояние логической "1" первый. второй и третий триггеры 11, 12 и 14 не изменяют своих состояний. так как на входе R третьего триггера 14 — низкий логический уровень. После снятия сигнала СБР надо установить входной сигнал УСТ.К.П. е состояние логического "0", е результате чего на выходах QO, Q1„...Q(L1) второго счетчика 18 будет установлен код периода SO, S1....,S(L-1), В дальнейшем сигнал УСТ.К.П. можно снять. После этого состояние устройства полностью идентично состоянию после момента времени Т4 (фиг,3). Далее одновременно с приходом фронта сигнала на вход С первого триггера 11 (сигнал А временной диаграммы, фиг.4) нужно запустить генератор 5 импульсов, и дальнейшая работа устройства полностью аналогична работе с момента времени Т4 до момента времени Т8 временной диаграммы (фиг,3 и 4).

Таким образом, использование изобретения позволяет расширить область применения устройства путем автоматической подстройки шага квантования при изменении частоты исследуемого сигнала.

Формула изобретения

Устройство для ввода аналоговой информации, содержащее аналого-цифровой преобразователь, первый и второй счетчики, первый триггер, генератор импульсов, первый и второй делители частоты, первый элемент И, элемент ИЛИ, блок оперативной памяти, вход аналого-цифрового преобразователя является информационным входом устройства, выходы блока оперативной памяти являются информационными выходами первой группы устройства, адресные входы блока оперативной памяти соединены с выходами первого счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет автоматической подстройки шага квантования при изменении частоты исследуемого сигнала, в устройство введены регистр, элемент НЕ, элемент ИЛИ-НЕ, второй-шестой элементы И. первый-пятый элементы И-НЕ. второй — шестой триггеры, выходы аналого-цифрового преобразователя соединены с информационными входами регистра, выходы которого соединены с информационными входами блока оперативнои памяти. выход генератора импульсов соединен со счетными входами делителей частоты, первый вход компаратора является информационным входом устройства, второй вход компаратора подключен к источнику опорного напряжения. выход компаратора соединен с первым входом первого элемента И-НЕ, второй вход которого и вход элемента НЕ являются входом выбора режима запуска устройства, второй вход второго элемента И-НЕ соединен с выходом элемента НЕ, а первый вход является входом запуска устройства, выходы первого и второго элементов И-НЕ соединены с входами третьего элемента И-НЕ, выход которого соединен с тактовыми входами первого и шестого триггеров, прямой выход первого триггера соединен с первым входом второго элемента И и входом сброса четвертого триггера, а инверсный выход — с информационным входом первого триггера, первым входом первого элемента И и тактовым второго триггера. инверсный выход которого соединен с выходом сброса первого триггера, а прямой выход — с первыми вхо. дами третьего, пятого и шестого элементов

И и первым входом четвертого элемента ИНЕ, вторые входы первого элемента И и

1672434

r.è

Фиг. 2 четвертого элемента И-НЕ и вход установки в "1" второго триггера являются входом сброса устройства, выход первого элемента

И соединен с входом сброса третьего триггера, инверсный выход которого подключен к входу сброса второго триггера, а прямой— к входу сброса первого счетчика, выходы которого подключены к входам предустановки второго делителя частоты и являются информационными выходами второй группы устройства, тактовый вход третьего триггера, вторые входы третьего и пятого элементов И и первые входы четвертого элемента И и элемента ИЛИ-НЕ являются управляющим в ходом устройства, входы предустановки первого делителя частоты и первого счетчика являются входами предустановки первой и второй групп устройства, выход второго элемента И является управляющим входом первого делителя частоты, выход которого соединен с вторым входом второго элемента И и тактовым входом четвертого триггера, инверсный выход которого соединен с информационным входом четвертого триггера, а прямой выход— со счетным входом первого счетчика, вход записи которого является входом записи устройства, выход третьего элемента И соединен с управляющим входом второго делителя частоты, выход которого соединен с третьим вхОдом третьего элемента И и тактовым входом пятого триггера, инверсный

5 выход которого соединен с информационным входом пятого триггера и первым входом пятого элемента И-НЕ, а прямой выход — с входом записи регистра и первым входом элемента ИЛИ, выход которого сое10 динен со счетным входом второго счетчика, вход сброса которого соединен с выходом четвертого элемента И-НЕ, выход четвертого элемента И соединен с входом сброса пятого триггера и вторым входом пятого

15 элемента И-НЕ, второй вход элемента

ИЛИ-НЕ является входом чтения устройства, выход элемента ИЛИ-НЕ соединен с вторым входом элемента ИЛИ, выход пятого элемента И соединен с входом сброса

2р шестого триггера, прямой выход которого является выходом готовности устройства, а инверсный выход — с четвертым входом третьего элемента И и вторым входом шестого элемента И, выход которого соединен с вторым входом четвертого элемента

И, выход пятого элемента И-НЕ соединен с входом запись/чтение блока оперативной памяти, 1672434

7)Т2 ТД Ц Т5 Я77 Tg

СбР

Уап. Nfl.

C/5

А д 1 с

Чт, Фиг.д

Составитель И.Карнова

Редактор О.Юрковецкая Техред М.Моргентал . Корректор А.Осауленко

Заказ 2840 Тираж 384 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5 ст. /В

А

В

Я

ГЫ

N л:ЛЬ Л

1 йТЛГ

- Ш ;- ПГ:ПГ л

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101