Устройство для ввода информации

 

СОЮЗ COBETCHHX

РЕСПУБЛИК (д )у С 06 Р 3/05

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬП ИЯМ

ПРИ rHHT CCCP (21) 4671752/24 (г2) 22.02.89 (46) 30е04 ° 9 l å Бюл ° И 16 (72) В,Е ° Ïîäòóðêèí н А А Умблия (53) 681 ° 327 ° 12 (088. 8) (56) Авторское свидетельство СССР

У 1451675, кл G 06 F 3/05, 1987 °

Авторское свидетельство СССР

У 1425644, кл, G 06 F 3/05, 1986. (54) УСТЮЙСТ BO ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть ис.. пользовано в системах автоматизации физических исследований для ввода импульсных сигналов, а также в сис„SU„„1645949 А 1

2 темах отображения импульсных сигна» лов, Целью изобретения является рас» ширение обл сти применения устройства. Устройство содержит регистр 2, счетчики 6-9, мультиплексоры 4 и 10 триггеры 11-16, блок памяти 3, ана лого-цифровой преобразователь l, блок сравнения 5, элементы И"ИЛИ 17, 18 и 19, формирователь импульса 24, элементы И 20, 21 и 22 ° Введение но вым элементов обеспечивает буфери» эацию вывода информации, сжатие нн»формации с привязкой к шкале времени,. внешнюю "инхронизацию запуска с воэ можностью программируемого сдвига начала отрезка дискретизации 2 ил

1645949

Изобретение относится к вычисли тельной технике и может быть использовано для ввода импульсных сигналов в системах автоматизации физического эксперимента, в системах отображения импульсжи сигналов °

Целью изобретения является расширение области применения эа счет осуществления сжатия вводимой информации с обеспечением привязки ее к шкапе времени, На фиг 1 изображена функциональ ная схема устройства; на фиг,2функциональная схема схемы сравнения, 15

Устройство (фиг, l ) содержит аналогоо-цифро вой преоб раз о ватель (АЦП)

1, регистр 2, блок 3 памяти, первый мультиплексор 4, блок 5 сравнения, второй 6, первый 7 и третий 8 счетчи 20 ки, делитель 9 частоты, второй мультиплексор 10 первый I I, четвертый

12, второй 13, третий 14, пятый 15 и шестой 16 триггеры, третий 17, пержй 18 и второй 19 элементы И-ИПИ, 25 третий 20, второй 21 и первый 22 эле менты И, элемент ИСКЛ!ОЧАКЩЕЕ ИЛИ 23, формирователь 24 импульса На фиг ° I обозначены также входы и выходы 25

32 устройства 30

Блок 5 сравнения (фиг,2) содержит цифровой компаратор 33, первую 34 и вторую 35 группы элементов ИЛИ, Стар" шие разряды первой 36 и второй 37 групп входов соединены непосредст венно с соответствующими входами компаратора 33, младшие разряды sxo дов 36 и 37 связаны с соответствую» щнми входами компаратора 33 через группы элементов ИЛИ 34 и, 40.

35, вторые входы которых попарно объединены и являются входами 38 маскирования, Вяход компаратора яв ляется .выходом, 39 блока -5 сравнения

Устройство работает следующим об 45 разом

P або т а у строй ства начи нается с s a писи в счетчик 6 кода задержки с вхо дов 25, Код записывается по сигналу записи на входе 26 ° Этим же сигна лом устанавливаются в "0" триггеры

11, 12, 14 16 При этом в один из разрядов счетчика 6 заносится логьгческая "I" ° После этого устройство находит ся B режиме Готовно сти счетчики 7 и 8 и триггеры 11-16 в состоянии логического "0". Импульс синхронизации через делитель 9 час тоты поступают на вход элемента И

22 и на стробирующнй вход тригге» ра 13

По импульсу на входе запуска 27 переключается триггер 11 и импульсы синхронизации с делителя 9 частоты через элемент И 22 начинают поступать на в читающий вход счетчика Ь °

После переключения в "0" восхода счетчика 6 поступление на его вход импульсов блокируется элементом И

22 ° Кроме того, нулевой уровень по ступает на инверсный D-вход тригге ра 13 и по очередному импульсу meхронизации триггер 13 переключает» ся, разрешая работу мультиплексора

10, В зависимости от кода на входах

29 выбора частоты дискретизации мультиплексор 10 передает на свой жход импульсы с одного из выходов делителя 9 частоты„

Устройство переходит к режим дискретизации, Оцифрованная информация с выходов АЦП 1 поступает на входы регистра 2 и на входы блока 5 сравнения, Импульсами с выхода мультиплексора 10 значения отсчетов э ано сятся в ре гистр: 2, При этом занесенное в регистр 2 значение сравнивается с очередным отсчетом с вьпсодов АЦП 1 ° Сигнал сравнения с выхода блока 5 сравнения также про ходит через регистр 2 и поступает на входы элементов 18, 19 и 21 ° При этом элементы 19 и 21 синхронно формируют соответственно импульсы выборки и импульс записи дпя блока 3 па мяти, Элемент 18 формирует строби рующие импульсы, переключающие счет чик 7 ° Укаэанные импульсы на входах блока 3 памяти и счетчика 7 формируются. только при поступлении <ягнала сравнения с выхода регистра 2 °

Указанньй сигнал формируется блоком

5 сравнения при несовпадении информа" ции в регистре и информации на выхо дах АЦП 1. В то же время импульсы с выхода мультиплексора 10 подсчитыва ются счетчиком: 8, Код с выходов счет» чика 8 также, как и код с выходов

АЦП 1, поступает на входы регистра 2 °

Таким образом, каждЫй отсчет с выходов АЦП I сопровождается номе ром с выходов счетчика 8 В блок 3 памяти с выходов регистра 2 значение отсчета также заносится вместе с ко дом номера отсчета, При этом запись в блок 3 памяти очередного отсчета

16459 осуществляется только в случае его

oTJIH÷èÿ o T предыдущего, Ср азу же пос ле з али си (по заднему фронту имп ул ьса) в регистр 2 заносится новое зна" чение отсчета, а счетчик 7 переклю"

5 ч ает ся в следу ющее со сто я ни е, ад ресуя в блоке 3 памяти новую ячейку памяти ° Разрядность счетчика 8 выби" рается большей или равной разрядности счетчика 7 ° Процесс дискретизации продолжается до заполнения одного из счетчиков 7 и 8. В нормальной ситуации первым заполняется счетчик

8, альт ерн ативный случай со ответ ствует ситуации переполнения ° При з аполнении любого из счетчиков 7 и 8 формируется сигнал на выходе элемен» та И-ИЛИ 17, переключающий триггер

12 ° При этом сбрасывается второй 20 триггер 13 ° Сигналом на входе разрешения третьего состояния отключается регистр 2, сигналом на входе триггера 12 через элемент И-ИЛИ 19 формируется сигнал выборки на входе блока 25

3 памяти ° При этом HQJlef3blM уровнем с выхода триггера 13 отключается мультипле ксор 10, пре кращая синхросерию на своих выходах. Одновременно элемент И 20 формирует на выходе 32 30 си гнал прерывания, информирукхций об окончании цикла дискретизации.

Устройство переходит в режим считы вания ° Триггеры 1 5 и 16 н аходят ся по-прежнему в состоянии логического н II

О на выходе. Выходной мультиплек» сор 4 передает на выходы 31 код числа отсчетов с выхода счетчика 7 ° Ñèòнал считывания подается на вход 30.

Первым считывается число оцифрован- 40 ных отсчетов, записанных в блоке 3 памяти, с выходов счетчика 7 ° По отрицательному фронту сигнала на зходе

30 переключается триггер 16 ° Сигнал с выхода триггера 16 поступает на второй адресный вход мультиплексора и на вход формирователя 24 импульса, который в ответ на положительный импульс формирует короткий отрицательный импульс на первом входе 50 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 ° При этом последний формирует импульс сброса на входе счетчика 7, обнуляя его ° Одновременно единичный уровень поступает на первый вход элемента 55

И 20, прекращая формирование сигнала прерывания на вьгходе 32 ° На адресные входы блока 3 памяти поступает нулевой код с выхода счетчика 7, z» на

/ 6 выходы блока 3 памяти выдается значение первого отсчета и его номер

При этом мультиплексор 4 коммутирует на свои выходы 31 код номера отсчета с соответствующих входоввыходов блока 3 памяти По заднему фронту сигнала считывания на входе

30 переключается счетный триггер 15 переключающий мультиплексор 4 и разрешанзций прохождение следующего импульса с итывания через элемент

И-ИЛИ 18 на вход счетчика 7. Мультиплексор 4 коммутирует на свои выходы 31 значение отсчета с первой группы входов-выходов блока 3 памяти. По заднему фронту следующего импульса считывания переключается в следующее состояние счетчик 7 и вновь устанавливается в "О" триггер

l5 ° При этом в блоке 3 памяти выбирается следующая ячейка памяти ° Таким образом, каждая пара последующих импульсов на входе 30 считывания обе спечивает считывание о чередного номера и значения отсчета °

После считывания всех отсчетов, записанных в блоке 3 памяти, в счетчик 6 вновь может быть занесен код задержки. При этом вновь все триггеры устройства устанавливаются в "0".

Нулевой уровень на выходе триггера

I 4 сбр о са у ст ана вли вает в нуле во е состояние счетчики 7 и 8 ° Установка в "1" триг ера 14 и таким образом разблокировка счетчиков 7 и 8 осуществляется первым же импульсом на выходе мультиплексора 10 для нормальной работы устройства следует синхронизировать работу

АЦЛ 1 с импульсами на выходе мульти плексора 10.

Таким образом, устройство позво ляет по внешнему синхроимпульсу на входе 27 с заданной задержкой начать оцифровку входного аналогового сигнала. Информация заносится в блок 3 памяти. При э том записываются только отсчеты, отличающиеся от предыдущих

Каждое з алисываемое значение отсчета сопровождается cBQHM номером, что обеспечивает его временную привязку, По окончании цикла оцифровки формируется сигнал прерывания. При считывании в первую очере,пь выдается код, численно равный числу отсчетов, записанных в блок 3 памяти, а затем поочередно выдантся код номера отсЧета и значение отсчета для всех отсчетов»

l 645949

В качестве первого значения в блок 3 памяти из ре ги стра 2 может заноситься недостоверная информация, лри использовании устройства первый

5 считываеилй отсчет игнорируется либо не о бходи мо л р еду смотреть дол ол ни тел ьную цепь тактирования регистра 2 на период ожидания импульса запуска, }1аличие помех или флуктуаций сиг нала на стационар?гях участках может приводить к резкому увеличению числа оцифрованных отсчетов и к переполнению счетчика 7. Для предотвращения этих явлений на один или несколько разрядов входов 38 маскирования пода ются уровни логической "1". Указа?ггые уровни проходят через соответст» вующие элементы ИЛИ 34 и 35 на младшие разряды входов цифрового компара- 2р тора 33 и обеспечивают принудительное совладение логических уровней на них °

Таким образом маскируются малые изме нения входного си гнала

Использование изобретения позво 25 ляет расширить функциональные возможности за счет обеспечения буфери» зации вывода информации, за счет сжа» тия информации с обеспечением привязки к шкале времени, за счет обеспе 30 чения внешней синхронизации запуска с возможностью программируемого сдви га начала отрезка дискретизации, Фор мул а из обретения . Устройство для ввода информации, содержащее аналого-цифровой преоб р аэ оват ел ь, блок памяти, первый, второй и третий счетчики, делитель 4р частоты, блок сравнения, первый триггер, первый элемент И, вход ана лого-цифрового преобразователя явля ется информационным входом устройства, выходы первого счетчика соедине- 45 ны с адресными входами блока памяти, входы»выходы первой группы блока памяти соединены с входами первой груп лы блока сравнения, вход установки в первого триггера является входом 5р запуска устройства, выход делителя частоты соединен с первым входом пер вого элемента И, выход которого соединен со счетным входом второго счетчика, о т л и ч а ю ш е е с я тем, что, с целью расширения области применения за счет осуществления, сж тия вводимой информации с обеспе- чением привязки ее к шкале времени, в устройство введены первый и второй мультиплексоры, второй, третий, четвертый, пятый и шестой триггеры, второй и третий элементы И, регистр, первый, второй и третий элементы

И-11 1И, элемент ИСКЛЙЧАНФ,ЕЕ ИЛИ и формирователь импульса, причем выходы аналого-цифрового преобразователя соединены с входами второй группы бло ка ср авнения и и нфор мационными входами первой группы регистра, выходы первой и второй групп которого соединены с входами-выходами первой и второй групп блока памяти и информационными входами первой и второй групп первого мультиплексора, выход которого является информационным вы» хо дом у строй ст ва, входы преду стано вки второго счетчика являются входами з адания кода задержки устройства, вход записи второго счетчика, входы сброса первого, третьего, четвертого и шестого триг геро в являются входом з апи си устройства, выход второ го счетчика соединен с информационным входом второго триггера и вторым входом первого элемента И, третий вход которого соединен с выходом первого триггера, вход делителя частоты я вляется синхронизирующим входом устройств, выходы делителя частоты соединены с информационными входами второго мультиплексора, один из выходов делителя частоты соединен с тактовым входом второго триггера, выход которого соединен с управляющим входом второго мультиплексора, адресные входы которого являются входами выбора частоты дискретиза ции устройства, выход второго мульти ллексора соединен с первыми входами первого и второго элементов И-ИЛИ, первым входом второго элемента И, входом установки в "1" третьего триг» гера, входом записи регистра и счетным входом третьего счетчика, выходы которого соединены с входами первой группы третьего элемента И™ИЛИ и ин" формационными входами второй группы ре ги стра, выход которого соединен с вторым входом второго элемента И и вторыми входами первого и второго элементов И ИЛИ, выход первого элемента И-ИЛИ соединен со счетным входом первого счетчика, выходы которого соединены с входами второй группы 1 третьего элемента И-ИЛИ и информационнымн входами третьей группы пер»

1645949

Составитель:И, Карнова

Техред М.Дидык Корректор А.Обручар

Редактор Е,Копча

Заказ 1 350 Тнраи 412 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óàãîðoä, ул. Гагарина,101 вого мультиплексора, выход второго элемента И-HJIH соединен со стробирунлцим входом блока памяти, вход записи/чтения которого соединен с выходом второго элемента И, выход третьего элемента И ИЛИ соединен с входом установки в "I" четвертого триггера, выход которого соединен с управлякщнм входом регистра, входом 10 сброса второго триггера, третьим входом второго элемента И-ИЛИ и першим входом третьего элемента И, выход которого является выходом готовности устройства, выход третьего 15 триггера соединен с входом сброса тр е тье го сч ет чик а и пер ням в ходо м элемента ИСКЛОЧАЩЕЕ ИЛИ, выход которого соединен с входом сброса пер вого счетчика, второй вход элемента

ИСКЛОЧАКЩЕЕ ИЛИ соединен с выходом формирователя импульса, счетный вход пятого триггера, вход установки в

")" шестого триггера и третий вход первого элемента И ИЛИ являются входом считывания устройства, выход шестого триггера соединен с входом сброса пятого триггера, вторым входом третьего элемента И, входом формиро вателя импульсов и первым адрес>Ем входом первого мультиплексора, выход пятого триггера соединен с вторым адресным входом первого муЛьтиплек» сора и четвертым входом первого элемента И-ИЛИ, выход блока равнения соединен с информационным входом ре" гистр а,