Устройство для управления нормализацией

 

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах универсальных и специализированных ЭВМ. Целью изобретения является повышение быстродействия устройства. С этой целью в устройство, содержащее блок распространения переносов, блок знака результата, блок арифметической суммы, блок управления нормализацией, введены второй блок распространения переносов, второй и третий сумматоры, блок анализа на пропускную способность, блоки подготовки анализа на нули и единицы, три блока анализа на нули, три блока анализа на единицы, блоки анализа на левый ноль и левую единицу, блок анализа на нули/единицы и два блока подготовки управления нормализацией. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

{19) {1) ) {я)5 G 06 F 5/01

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОП ИСАН И Е И 3 ОБРЕТЕ Н ИЯ;.

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4629002/24 (22) 04.11.88 (46) 30.08.91. Бюл. М 32 (72) В,Б.Вовк и В,Н.Новичихин (53) 681.3 (088.8) (56) Процессор центральный. Техническое описание. Ч. 4, — Арифметические исполнительные устройства, БЫЗ 050. 376. ТОЗ.—

Ы., 1983.

Спецпроцессор СВС-1. — Арифметические устройства. Техническое описание.

ИЫЗ 055.006 ТОЗ. — M., 1985. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

НОРМАЛИЗАЦИЕЙ (57) Изобретение относится к вычислительной технике и может быть использовано в

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах универсальных и специализированных 38М.

Цель изобретения — повышение быстродействия устройства эа счет одновременного вычисления полной арифметической суммы и ее анализа, На чертеже приведена структурная схема предложенного устройства для управления нормализацией.

Устройство для управления нормализацией содержит блоки 1 и 2 распространения переносов, сумматоры 3 и 4, блок 5 анализа на нули, блок 6 анализа на пропускную способность, блок 7 анализа на единицы, блок

8 подготовки анализа на нули, блок 9 подготовки анализа на единицы, блок 10 знака результата, блок 11 арифметической суммы, блоки 12 и 13 анализа на нули, блоки 14 и t5 арифметических устройствах универсальных и специализированных ЭВМ. Целью изобретения является повышение быстродействия устройства. С этой целью в устройство, содержащее блок распространения переносов, блок знака результата, блок арифметической суммы, блок управления нормализацией, введены второй блок распространения переносов, второй и третий сумматоры, блок анализа на пропускную способность, блоки подготовки анализа на нули и единицы, три блока анализа на нули, три блока анализа на единицы, блоки анализа на левый ноль и левую единицу, блок анализа на нули!единицы и два блока подготовки управления нормализацией. 1 ил. анализа на единицы, блок 16 анализа на левый ноль, блок 17 анализа на левую единицу, блок 18 анализа на нули-единицы, блоки 19 и 20 подготовки управления норма- (,Ь лизацией, блок 21 управления нормализацией, входную шину 22 двухрядового кода ф„ суммы двух операндов, входную шину 23 д признака вычитания второго операнда. Кроме того, устройство содержит входную шину

24 признака формата операндов, входную шину 25 управления нормализацией по младшим разрядам, выходную шину 26 управления нормализацией, выходные шины

27 и 28 блока 1 распространения переносов, входы 29 и 30 блока 2 распространения переносов, выходные шины 31-34 блока 2 распространения переносов, входы 35-37 второго сумматора 3, входы 38, 39 сумматора 4, входы 40-42 блока 5 анализа на нули, входы 43, 44, выходные шины 45, 46 блока 6

1674103

:5

30 анализа на пропускную способность, входы

47, 48 блока 7 анализа на единицы, входы

49-51 блока 8 подготовки анализа на нули, входы 52-54 блока 9 подготовки анализа на единицы, входы 55-57 блока 10 знака результата, входы 58-61, а также выходные шины 62, 63 блока 11 арифметической суммы, входы 64 — 66, а также выходные шины

67, 68 блока 12 анализа на нули, входы 69—

71 блока 13 анализа на нули, входы 72 — 74 блока 14 анализа на единицы, входы 75-77, а также выходные шины 78, 79 блока 15 анализа на единицы, входы 80, 81 блока 16 анализа на левый ноль, входы 82, 83 блока

17аналиэа на левую единицу, входы 8488 блока 18 анализа на нули/единицы, входы 89-91 блока 19 подготовки управления нормализацией, входы 92, 93 блока 20 подготовки управления нормализацией, выходы 94-98 блока 21 управления нормализацией.

Устройство работает следующим образом.

С входной шины 22 устройства двухрядный код суммы операндов поступает на блоки 1 и 2 распространения переносов, где он анализируется группами по четыре разряда, При этом в блоке 1 определяются переносы в четвертый разряд каждой четверки иэ трех предыдущих разрядов для случая отсутствия переноса в начало четверки, которые снимаются с выходной шины 27 и для случая наличия переноса в начало четверки, которые снимаются с выходной шины 28.

В блоке 2 для каждой четверки разрядов двухрядного кода, поступившего на вход 29, определяются групповые переносы в третий разряд иэ двух предыдущих разрядов, KoTopble снимаются с ВыхОДИОЙ шины 31, групповые переносы из каждой четверки в более старшую, которые снимаются с выходной шины 32, "пропускная способность" каждой четверки, т.е, способность ее пропустить перенос, пришедший в ее начало, KG" торые снимаются с выходной шины 33 и распространенные арифметические переносы в начало каждой четверки, которые снимаются с выходкой шины 34. При этом, если признак вычитания второго операнда, поступающий на вход 30, равен "1", то арифметический перенос в начало младшей четверки равен "1", т,е, в данном случае признак вычитания второго операнда играет роль единички дополнительного кода.

На втором сумматоре 3 вычисляется арифметическая сумма группами по четыре разряда для случая отсутствия распространенного переноса в начало каждой четверки. Вычисленные второй, третий и четвертый разряды каждой четверки укаэанной арифметической суммы снимаются с выходной шины сумматора 3.

На третьем сумматоре 4 вычисляется арифметическая сумма группами по четыре разряда для случая наличия переноса в начало каждой четверки.

Вычисленные второй, третий и четвертый разряды каждой четверки укаэанной арифметической суммы снимаются с выходной шины сумматора 4, В блоке 11 арифметической суммы формируется окончател ьная арифметическая сумма группами по четыре разряда. При этом в каждой четверке в качестве четвертого, третьего и второго разрядов окончательной арифметической суммы в случае отсутствия переноса в начало четверки выбираются соответствующие разряды с входа 58, а в случае наличия переноса s начало четверки — соответствующие разряды с входа 59, Первые разряды окончательной арифметической суммы в каждой четверке вычисляются как полусумма соответствующего разряда поразрядной суммы, приходящего на вход 60 и распространенного арифметического переноса в этот разряд, приходящего на вход 61.

Одновременно с получением арифметической суммы в блоке 10 вычисляется знак результата, в качестве которого выбирается либо 58-й разряд предварительной арифметической суммы, вычисленной в сумматоре

3, либо 58-й разряд предварительной арифметической суммы, вь1численной в сумматоре 4, в зависимости от наличия распространенного переноса в соответствующую четверку.

Одновременно с получением арифметической суммы формируются и анализы этой суммы на все нули и все единицы в группах по четыре и по шестнадцать разрядов.

Для этого в блоке 5 анализа на нули формируются признаки равенства нулю всех разрядов в каждой из четверок предварительной арифметической суммы, вычисленной в блоке 3, в блоке 7 анализа на единицы формируются признаки равенства единице всех разрядов в каждой из четверок предварительной арифметической суммы, вычисленной в блоке 4, в блоках 6, 8, 9 формируются вспомогательные сигналы. необходимые для анализа на нули и единицы 16-разрядных групп арифметической суммы. В блоках 12 и 15 формируются анализы 4-разрядных групп арифметической суммы соответственно на все нули и все единицы, 8 блоках 13 и 14 формируются анализы 16-разрядных групп арифметической суммы соответственно на все нули и все единицы.

1674103

В блоке 16, используя значения разрядов арифметической суммы, поступающих на вход 80, и результаты анализа 4-разрядных групп арифметической суммы на все единицы, поступающих на вход 81, форми- 5 руются два младших разряда кода количества единиц до левого нуля для каждой иэ

16-разрядных групп арифметической суммы. В блоке 17, используя значения разрядов арифметической суммы, поступающих 10 на вход 82, и результаты анализа 4-разрядных групп арифметической суммы на все нули, поступающих на вход 83, формируются два младших разряда кода количества нулей до левой единицы для каждой иэ 16- 15 разрядных групп арифметической суммы, В блоке 19 в соответствии со знаком результата, поступающим на вход 89, из кодов, поступающих на входы 90 и 91, на выход выбираются те, которые определяют 20 левую значащую цифру в каждой иэ "6-разрядных групп арифметической суг-,мы.

В блоке 18 формируются анализы различных групп разрядов арифметической суммы на все нули или все единицы в зави- 25 симости QT знака результата, поступающего на вход 84, В блоке 20 формируются предварительные сигналы управления нормализацией на

4, 8, 16 и 32 разряда с учетом формата опе- 30 рандов, признак которого приходит на вход

93.

В блоке 21 формируются окончательные сигналы управления нормализацией с учетом формата операндов, признак кото- 35 рого приходит на вход 97. Если признак формата операндов Ф64=1, то это означает, что в кодах nepeoro и второго операндов и в коде их арифметической суммы — младшие

"52" разряда отводятся для мантиссы, раз- 40 ряды "53 — 64" заполняются знаком мантиссы.

Если признак формата операндов

Ф64=0, то это означает, что в кодах первого и второго операндов и в коде их арифмети- 45 ческой суммы — младшие "56" разрядов отводятся для мантиссы, разряды "57 — 64" заполняются знаком мантиссы.

Если код арифметической суммы содержит хотя бы одну значащую цифру, то 50 окончательные сигналы управления нормализацией формируются из предварительных, полученных в блоках 19 и 20, а если код арифметической суммы не содержит ни одной значащей цифры, то в качестве оконча- 55 тельного кода управления нормализацией выбирается код. сформированный по анализу младших разрядов результата, который приходит по входной шине 25 иэ схемы анализа младших разрядов.

Таким образом, одновременно с вычислением арифметической суммы получается знак результата и анализы групп арифметической суммы на все нули и все единицы. что ускоряет формирование сигналов управления нормализацией.

Формула изобретения

Устройство для управления нормализацией, содержащее блок распространения переносов, блок знака результата. блок арифметической суммы, блок управления нормализацией, входную шину двухрядного кода суммы двух операндов, входную шину признака вычитания второго операнда, входную шину управления нормализацией по младшим разрядам, выходную шину управления нормализацией, входная шина двухрядного кода суммы двух операндов соединена с первым входом блока распространения переносов, второй вход которого подключен к входной:. шине признака вычитания второго операнда, третий вход блока арифметической суммы соединен с первой группой входов входной шины двухрядного кода суммы двух операндов, четвертый вход соединен с первой группой выходов четвертой выходной шины блока распространения переносов, пятый вход блока управления нормализацией подключен к входной шине управления нормализацией по младшим разрядам, выход — к выходной шине управления нормализацией, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет одновременного вычисления полной арифметической суммы и ее анализа, введены второй блок распространения переносов, второй и третий сумматоры, блок анализа на пропускную способность, блоки подготовки анализа на нули и на единицы, три блока анализа на нули, три блока анализа на единицы, блок анализа на левый нуль, блок анализа на левую единицу, блок анализа на нули/единицы и два блока подготовки управления нормализацией, причем с входной шины двухрядного кода суммы двух операндов вторая группа входов соединена с входом второго блока распространения переносов, третья группа входов — с третьим входом второго сумматора, четвертая группа входов — с вторым входом третьего сумматора, пятая группа входов — с вторым входом первого блока анализа на нули и вторым входом первого блока анализа на единицы, первая выходная шина второго блока распространения переносов соединена с первом входом второго сумматора, вторая выходная шина — c первым входом третьего сумматора, первая выходная шина блока распространения переносов соедине1674103 на с вторым входом второго сумматора, с второй выходной шины первая группа выходов соединена с первым входом блока анализа на пропускную способность, вторая

rpynna выходов — с третьим входом первого 5 блока анализа на нули, третья группа выходов — с вторым входом блока подготовки анализа на единицы, с третьей выходной шины первая группа выходов соединена с первым входом второго блока анализа на 1О нули, с вторым входом блока анализа на пропускную способность и с вторым входом второго блока анализа на единицы, вторая группа выходов соединена с вторыми входами блоков анализа на нули и на единицы. с 15 четвертой выходной шины первая группа выходов соединена с третьими входами второго блОка анализа на нули и вторОго блока анализа на единицы, вторая группа выходов соединена с третьими входами третьего 29 блока анализа на нули и третьего блока анализа на единицы, тре1ья групг:а выходов соединена с третьим входом блока знака результате, с выходной шины второго сумматора первая группа выходов соединена с 25 первым входом первого блока анализа на нули, вторая группа выходов — с первым входом блока анака результата, третья группа выходов — с первым входом блока арифметической суммы, " выходной шины ЗО третьего сумматора первая группа выходов соединена с первым входом первого блока анализа на единицы и вторым входом блока арифметической суммы, вторая группа выходов соединена с вторым входом блока 35 знака результата, выходная шина первого блока анализа на нули соединена с первым входом блока подготовки анализа на нули и вторым входом aToporo блока анализа на нули, первая выходная шина блока анализа 49 на пропускную способносгь соединена с вторым входом тре.гьего блока анализа на нули и первым входом третьего блока анализа на единицы, вторая выходная шина соединена с третьим входом блока подго- 45 товки анализа на нули и первым входом блока подготовки анализа на единицы. выходная шина первого блока анализа на единицы соединена " ."третым входом блока подготовки анализа на единицы и первым входом второго блока анализа на единицы, выходная шина блока подготовки анализа на нули соединена с первым входом третьего блока анализа на нули, выходная шина блока ггодготовки анализа на единицы соединена с вторым входом третьего блока анализа на единицы, выходная шина блока знака результата соединена с первыми входами блока анализа на нули/единицы и первого блока подготовки управления нормализацией, выходная шина которого соединена с первым входом блока управления нормализацией, первая выходная шина блока арифметической суммы соединена с первым входом блока анализа на левый ноль, вторая выходная шина — соединена с первым входом блока анализа на левую единицу, первая выходная шина второго блока анализа на нули соединена с вторым входом блока анализа на левую единицу, вторая выходная шина ".îåäèíåíà с вторым входом блока анализа на нули/единицы, выходная шина третьего блока анализа на нули соединена с третьим входом блока анализа на нули/единицы, выходная шина третьего блока ачалиэа на единицы со динена с четвертым входом блока анализа на нули/единицы, пятый вход которого соединен с второй выходной шиной второго блока анализа на единицы, первая выходная шина которого соединена с вторым входом блока анализа на левый ноль, выходная шина которо о соединена с первым входом первого блока подготовки управления нормализацией, второй вход которого соединен с выходной шиной блока анализа на нули/единицы, с выходной шины блока анализа нули/единицы первая группа выходов соединена с вторым входом блока управления нормализацией, вторая группа выходов — с первым входом второго блока подготовки управления нормализацией, второй вход которого подключен к входной шине признака операндов, выходная шина соединена с третьим входом блока управления нормализацией, четвертый вход которого подключен к входной шине признака формата операндов.

1674103

Составитель Н. Слюсарев

Редактор М. Недолуженко Техред М.Моргентал Корректор В. Гирняк

Заказ 2922 Тираж 375 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101