Устройство для определения необнаруживаемых ошибок линейных кодов

 

Изобретение относится к вычислительной технике и технике связи и может быть использовано для определения необнаруживаемых ошибок линейных кодов. Целью изобретения является повышение быстродействия устройства. Устройство для определения необнаруживаемых ошибок линейных кодов содержит регистр 1 памяти, блок 2 кодирования, дешифратор 3, счетчики 4.1...4.N необнаруживаемых ошибок, селектор 5 состояний входного регистра, элемент И 6, триггер 7, элемент 9 задержки, элементы 11,1... 11.N совпадения, информационную шину 12, тактовую шину 13, выходную шину 14. Цель достигается за счет введения элементов И 8, кодопреобразователя 10 и образования новых функциональных связей. В описании из-обретения приведены также структурные электрические схемы блока 2 кодирования, селектора 5 состояний входного регистра, кодопреобразователя 10. 1 з.п.ф-лы, 4 ил. сл с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

0л

О

13 (21) 4703770/21 (22) 09.06.89 (46) 07,09,91. Бюл. 1Ф 33 (72) Е.А.Ткачев, А.Н,Карпенко и А.C.Ëeäîговский (53) 621.394.4(088.8) (56) Авторское свидетельство СССР

ЬЬ 646450, кл. Н 04 (1/10, 1977.

Авторское свидетельство СССР

I4 1338076, кл, Н 03 M 13/00, G 06 F 11/00, 1985 (прототип). (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

НЕОБНАРУЖИВАЕМЫХ ОШИБОКЛИНЕЙНЫХ КОДОВ (57) Изобретение относится к вычислительной технике и технике связи и может быть использовано для определения необнаруживаемых ошибок линейных кодов. Целью

„„. Ж„, 1676104 А1 (si)s Н 03 М 13/00, Н 03 К 5/19 изобретения является повышение быстродействия устройства, Устройство для определения необнаруживаемых ошибок линейных кодов содержит регистр 1 памяти, блок 2 кодирования, дешифратор 3, счетчики 4.1...4ЛЧ необнаруживаемых ошибок, селектор 5 состояний входного регистра, элемент И 6, триггер 7, элемент 9 задержки, элементы t1.1...11.N с оOвBп а д еeнHи я, информационную шину 12, тактовую шину 13, выходную шину 14. Цель достигается за счет, введения элементов И 8, кодопреобразователя 10 и образования новых функциональных связей. В описании изобретения приведены также структурные электрические схемы блока 2 кодирования, селектора

5 состояний входного регистра, кодопреобразователя 10, 1 з.п,ф-лы, 4 ил.

1676104

Изобретение относится к вычислительной технике и технике связи и может быть использовано для определения необнаруживаемых ошибок линейных кодов.

Цель изобретения — повышение быстродействия устройства, На фиг,1 показана структурная электрическая схема устройства; на фиг,2 — то же, блока 2 кодирования; на фиг,3 — то же, селектора 5 состояний входного регистра; на фиг.4 — то же, кодопреобразователя 10.

Устройство (фиг,1) содержит последовательно соединенные входной регистр 1 памяти, блок 2 кодирования и дешифратор 3, счетчики 4.1...4.N необнаруживаемых ошибок. Выходы регистра 1 поразрядно соединены с входами селектора 5 состояний входного регистра, второй выход которого соединен с.первым входом первого элемента И 6, а первый выход — с первым Входом триггера 7, выход которого соединен с первым входом второго элемента И 8, Выход которого соединен с входом элемента 9 задержки. Выходы дешифратора 3 поразрядно соединены с входами кодопреобразователя 10, Выход элемента 9 задержки соединен с первыми входами элементов

11,1.„11.Й совпадения, информационные входы регистра 1 поразрядно соединены с информационной шиной 12, вторые входы элементов И 6 и 8 с тактовой шиной 13, выходы счетчиков 4.1 ..4.N с Выходной шиной 14. Счетные входы счетчиков 4.1...4.N соединены с выходами соответственно элементов 11,1...11.Nсовпадения,,вторые входы которых поразрядно соединены с выходами кодопреобразователя 10.

Блок 2 кодирования (фиг.2) выполнен на элементах ИСКЛЮЧА!ОЩЕЕ ИЛИ 2,1„,2,4 и регистре 2,5 кодового слова с соответствуЮЩИМИ СВЯЗЯМИ.

Селектор 5 (фиг.3) содержит элемент

ИЛИ-НЕ 5.1 и элемент И 5.2, выходы которых являются соответственно первым и вторым выходами селектора 5, а входы поразрядно соединены с входами селектора 5, Кодопреобразователь 10 (фиг,4) содержит элементы ИЛИ 10.1...10.(N — 1), причем входы элемента ИЛИ 10 соединены с, входами кодопрвобразователя 10, соответствующими двоичным кодовым комбинациям с числом единиц, рав" ным 1, где i = 1,2,...,(N-1), а выход — с

i-м выходом кодопреобразователя 10, вход которого, соответствующий единичной двоичной кодовой комбинации, соединен с его N-м выходом.

Устройство работает следующим образом.

Перед началом работы счетчики 4 необнаруживаемых ошибок установлены в нулевое состояние. Время работы устройства делится на М тактов (M — число кодовых слов анализируемого кода), На J-м такте (J = 1,M) на вход регистра 1 поступает в параллельном коде двоичная запись числа (J— - 1), которое является блоком информациОнных симВОлом ДлЯ J-ГО КОДОВОГО слова, В первом такте работы, когда во входном регистре 1 записана нулевая комбинация, на выходе элемента ИЛИ вЂ” НЕ 5.1 в селекторе 5 состояний входного регистра формируется единичный сигнал, переводящий триггер 7 в единичное состояние и отпирающий элемент И 8 для прохождения тактовых импульсов на элементы 11, Элемент 9 задержки обеспечивает задержку тактовых импульсов на время, требуемое для прохождения сигналов в кодопреобразователе 10.

На каждом такте осуществляются следующие операции, Сигналы с выходов входного регистра 1 поступают на входы регистра 2,5 кодового слова в блоке 2 кодирования как непосредственно, так и через элементы 2.1, 2,2, 2.3 и

2.4, s результате чего в регистре 2,5 кодового слова формируются символы кодового слова.

С выходов регистра 2.5 сигналы поступают на информационные входы дешифратора 3, в результате чего на одном из его выходов появляется сигнал, который поступает на вход одного из элементов ИЛИ

10,1...10(N — 1) в блоке 10, если на входах дешифратора 3 в кодовой комбинации была одна единица, то сигнал поступит на элемент ИЛИ 10,1, если две — то на элемент

ИЛИ 10.2 и т.д„если все N единиц в кодовой комбинации — то на второй вход элемента И

11,N, С выхода элемента ИЛИ 10 ñèãíàë проходит на элемент И 11 (второй вход),где ! = 1, (Й-Т). С приходом от элемента 9 задержки тактового импульса открывается один из элементов И 11, сигнал проходит на счетный вход соответствующего счетчика 4 необнаруживаемых ошибок.

Процесс продолжается до тех пор, пока на входе селектора 5 не появится комбинация из всех единиц, что соответствует M-y такту (М вЂ” число кодовых слов анализируемого кода). При появлении такой комбинации на входе элемента И 5.2 последний отпирается и открывает элемент И 6, на выходе которого также появляется единичный сигнал, переводящий триггер 7 в нулевое состояние. В результате запирается элемент И 8, тактовые импульсы на элемент 9 задержки не проходят, счет ошибок прекращается. Для продолжения работы необхо1676104 димо снять показания счетчиков 4 и подать на входы регистра 1 нулевую комбинацию.

Полный цикл работы в предлагаемом устройстве завершается за М ттааккттоовв, а в известном — за M N тактов, что позволяет 5 повысить быстродействие устройства.

Формула изобретения

1. Устройство для определения необнаруживаемых ошибок линейных кодов, содержащее входной регистр памяти, ин- 10 формационные входы которого соединены с информационной шиной, а выходы — поразрядно с входами блока кодирования и селектора состояний входного регистра памяти, первый выход которого соединен с 15 первым входом триггера, второй выход — с первым входом первого элемента Й, выход которого соединен с вторым входом триггера, а также N счетчиков необнаруживаемых ошибок, выходы которых соединены с вы- 20 ходкой шиной, а счетные входы с первого по

N-й счетчиков необнаруживаемых ошибок соединены с выходами соответственно с первого по N-й элементов совпадения, первые входы которых объединены, а также де- 25 шифратор, элемент задержки и тактовую шину,о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия устройства, в него введены второй элемент И и кодопреобразователь, с первого по N-й выходы которого соединены с вторыми входами соответственно с первого по N-й элементов совпадения, а входы — поразрядно с выходами дешифратора, причем первый вход первого элемента совпадения соединен с выходом элемента задержки, вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом триггера, а второй вход — с вторым входом первого элемента И и тактовой шиной, причем выходы блока кодирования поразрядно соединены с информационными входами дешифратора.

2,Устройство поп.1, отл и ч а ю щеес я тем, что кодопреобразователь содержит (N — 1) элементов ИЛИ, причем входы

l-го элемента ИЛИ соединены с входами кодо п реобразователя, соответствующими двоичным кодовым комбинациям с числом единиц, равным l, где l = 1,2,...,(N-1), а выход l-го элемента ИЛИ соединен с l-м выходом кодопреобразователя, причем вход кодопреобразователя, . соответствующий единичной двоичной кодовой комбинации, соединен с N-м выходом кодоп реобразователя.

1676104

Abaci Atmd

Редактор M.Ëèêoâè÷

Эаказ 3014 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-J5, Рауяская наб.,4/5

Производственно-издательский комбинат "Патент, г. Ужгород, ул.Гагарина, 101

Составитель С.Будович

Техред M.Ìîðãåíòàë Корректор C.×epHè ф Я

Ц

0(-)