Счетчик фотонов

 

Изобретение относится к измерениям интенсивности слабых световых штоков. Цель изобретения - повышение точности измерений за счет сокращения длительности процесса измерения накопления. Счетчик содержит ФЭУ 1, дискриминатор одноэле«тронных импульсов 2, кольцевой регистр сдвига 3, блок k триггеров фотонов, ОЗУ 5. (N+1) разрядный сдвиговый регистр 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, RS-триггер 8, схему синхронизации 9, тригP68S , гер 10 режима, управляемый тактовый генератор 11, делитель 12 тактовой частоты на N, адресный счетчик 13 слов, адресный счетчик И бит и блок вычисления и управления 15 (БВУ). Сокращение длительности процесса накопления достигается за счет увеличения скорости передачи данных из ОЗУ 5 в ОЗУ БВУ 15. При этом решение о передаче информации из 1-й ячейки ОЗУ 5 в ОЗУ БВУ 15 принимается на основании результата сравнения состояний двух соседних ячеек ОЗУ 5 устройства, причем процесс передачи происходит лишь тогда, когда а соседних ячейках зафиксирована противоположная информация: П1П и О или О и 1. Так как таких пар в ОЗУ устройства значительно меньше, чем всего ячеек, то основные затраты времени на передачу информации определяются только их количеством, а не объемом ОЗУ устройства. 1 ил.

союз советсних социАлистичесник

РЕСПУБЛИК (19) (11) () G 01 J 1/44

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А ВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изОБРетениям и ОТКРытиям

ПРИ ГКНТ СССР (21) 4698523/25 (22) 31. 05.89 (46) 23.09.91. Бюл, М 35 (72) К.Д,Шелевой (53) 621,383 (088,8) (56) Авторское свидетельство СССР и 1078259, кл. G 01 J 1/44; 1983.

Авторское свидетельство СССР

И 1130746, кл, G О1 J 1/44, !983, (54) СЧЕТЧИК ФОТОНОВ (57) Изобретение относится к измерениям интенсивности слабых световых штоков. Цель изобретения - повышение точности измерений за счет сокращения дгительности процесса измерения накопления. Счетчик содержит ФЭУ 1, дискриминатор одноэлектронных импульсов 2, кольцевой регистр сдвига

3, блок 4 триггеров Фотонов, ОЗУ 5„ .(Я+1) разрядный сдвиговый регистр 6, элемент ИСТОЧАЮЩЕЕ ИДИ 7, RS-триггер 8, схему синхронизации 9, триг2 гер 10 режима, управляемый тактовый генератор 11, делитель 12 тактовой частоты на N, адресный счетчик 13 слов, адресный счетчик 14 бит и блок вычисления и управления 15 (БВУ).

Сокращение длительности процесса накопления достигается за счет увеличения скорости передачи данных из

ОЗУ 5 в ОЗУ БВУ 15. Нри этом решение о передаче информации из i-й ячейки ОЗУ 5 в ОЗУ БВУ 15 принимается на основании результата сравнения состояний двух соседних ячеек

ОЗУ 5 устройства, причем процесс передачи происходит лишь тогда, когда в соседних ячейках зафиксирована противоположная информация: "1 " и "0" или "О" и "1". Так как таких пар в

ОЗУ устройства значительно меньше, чем всего ячеек, то основные затраты времени на передачу информации определяются только их количеством, а не объемом ОЗУ устройства, 1 ил, 16 /9211

Изобретение относится к области измерений и может быть использовано для регистрации слабых и сверхслабых световых потоков в физике, лазерном зондировании атмосферы, космических исследованиях, люминесцентном и спектральном анализах, химии и т.д.

Цель изобретения - повышение точности измерений путем сокращения длительности процесса накопления.

На чертеже представлена блок-схема с четчи ка . !

Счетчик фотонов содержит ФЭУ 1

;дискриминатор 2 одноэлектронных им пульсов (9ОИ), N-разрядный кольцевой регистр 3 сдвига, блок 4 N триггеров фотонов, оперативное запоминающее устройство (ОЗУ) 5, N+! Разрядный регистр 6 сдвига логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, RS-триггер 8, схему 9 синхронизации, триггер 1О режима, управляемый тактовый генератор

71, делитель 12 тактовой частоты на

N, адресный счетчик 13 алов, адресный счетчик 14 бит, блок 15 вычисления и управления (БВУ) и шину 16 питания.

Выход ФЭУ 1 подключен к входу ДОИ 2, выход которого подключен к первым входам блока 4 триггеров фотонов, выходы последних подключены к первым входам управления ОЗУ 5, входы данных ОЗУ 5. подключены к шине 16 питаиия, каждый i-й разряд выхода данных ОЗУ 5 подключен к i-му разряду входа N+7 разрядного регистра 6 сдви" га, где i = 1...N, выходы нулевого и первого разрядов И+1 разрядного регистра 6 сдвига подключены к первому и второму входам логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, выход которого подключен к первому входу

RS-триггера 8, выход последнего подключен к входному регистру БВУ 15 и к второму входу управляемого тактового генератора 11, выход схемы 9 синхронизации подключен к первому входу триггера 1О режима, его выход к первому входу управляемого тактового генератора 11, выход которого подключен к входам кольцевого регистра 3 сдвига, делителя 12 тактовой частоты на N, адресного счетчика !4 бит и к входу управления N+1 разрядного регистра 6 сдвига, выходы кольцевого регистра 3 сдвига подключены к вторым входам блока 4 триггеров фотонов, выход делителя 7 2 та ктовой частоты на N подключен к второму входу управления ОЗУ 5 и к входу адресного счетчика 13 слов, адресные выходы которого подключены к адресным входам ОЗУ 5 и к входному . регистру БВУ 15, адресные выходы адресного счетчика 14 бит подключены к входному регистру БВУ 15. Выходной регистр БВУ 15 подключен к второму входу RS-триггера 8, выход управления адресного счетчика 13 слов подключен к второму входу триггера 10 режима, второй выход адресного счетчика 13 слов подключен к третьему входу управления ОЗУ 5.

Счетчик работает следующим образом.

Схема 9 синхронизации синхронно с моментом излучения зондирующего импульса вырабатывает сигнал, который устанавливает триггер 10 режима в. рабочее состояние. Уровень сигнала с выхода триггера !О режима разрешает работу управляемого тактового генератора 7 1. ОЗУ 5 устанавливается в режим "Запис ь". Та ктовые импульсы с упра вляемо го та ктов ого генератора поступают на кольцевой регистр 3 сдвига, который вырабатывает последовательность разрешающих импульсов, поступающих поочередно на каждый и з триггеров фотонов ТФ1-ТФИ блока 4.

Запись входной информации (состояwe ДОИ 2) происходит в те триггеl ,ры блока 4 в которых одновременно присутствует единица на обоих вхо7 дам. C целью устранения потерь на фронтах соседних временных интервалов в счетчике используетсн ДОИ 2, изменяоций на противоположное свое состояние с приходом каждого (и только) фотоимпульса. Поэтому в блоке 4 триггеров фиксируется момент поступления фотоимпульса путем перехода состояния соседних триггеров в противоположное состояние. После прохождения N управляющих импульсов на кольцевой регистр 3 сдвига цикл формирования слова заканчивается и оно импульсом с делителя 12 тактовой частоты íà N записывается в ячей ку ОЗУ 5, адрес которой формирует-. сн адресным счетчиком 13 слов., Следующая серия N импульсов с управляемого тактового генератора 11 на кольцевой регистр 3 сдвига фор" мирует новое слово, которое эаписыГ, cy (5

10 !

50 вается в следующую ячейку ОЗУ 5 °

Таким образом, в счетчике реализуется принцип складного метра, когда временная шкала, наименьшим делением которой является длительность временного интервала, равная периоду следования тактовых импульсов с управляемого актового генератора 11, делится на N слов, которые последовательно "записываются" в ОЗУ 5, При этом, если ОЗУ 5 имеет К ячеек, то в таком ОЗУ хранится содержимое

K> N временных интервалов, сложенных по KN разрядных слов.

Номер временного интервала, в котором зарегистрировано поступление одноэлектронного импульса, определяется как t =ADR+Negl, где ADRсостояние адресного счетчика слов в момент поступления фотоимпульса, N Б Т вЂ” номер бита (триггер фотона), в котором зарегистрирован данный фотоимпульс, После прохождения К состояний адресный счетчик 13 слов переводит

ОЗУ 5 в режим "Чтение", При этом данные (читаемое слово)- парал- . лельно вводятся в N+1 разрядный регистр 6 сдвига и под действием тактовых импульсов начинают "извлекаться" иэ регистра 6, параллельно ведется подсчет тактовых импульсов в адресном счетчике 14 бит, После каждого сдвига анализируется содержимое нулевого (N+1)-го и 1-го бит И+1 разрядного сдвигового регистра 6, Если их содержимое не различается, значит в этих ячейках (и, соответственно, в соответствующих временных интервалах в цикле записи) информация о поступлении фотоимпульса не фиксируется. Сдвиг информации в регистре 6 сдвига продолжается с частотой управляемого тактового генератора 11. Если же в соседних ячейках обнаружена противоположная информация, например "1" и "0" или "0" и "1", то на выходе логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 возникает активный уровень, который переводит в рабоче.:;, состояние RS-,триrгер 8. Сигнал с выхода последнего останавливает работу управляемого тактового генератора 11, приостанавливая, таким образом, процесс анализа выход" ных данных ОЗУ 5. Этот же сигнал воспринимается БВУ .15 через входной регистр как сигнал наличия информации, которую нуж -,-:, -:„, .-;,,у этом в БВУ вводится адрес, представляющий собой состояния адресного счетчика слов и адресного счетчика бит, который интерпретируется как адрес ячейки ОЗУ БВУ 15, к которой следует прибавить единицу, Процесс завершается выводом через выходной регистр БВУ 15 си r нала, сб рас ыва ющего в исходное состояние RS-триггер 8, тем самым разрешая дальнейший анализ данных, находящихся в регистре б сдвига. Если в следующем цикле сдвига в нулевом и первом разрядах регистра б сдвига опять одинаковая и нформа ция, то сд ви г продолжается далее, если разная — повторяется процесс передачи данных в ОЗУ 6ВУ 15.

После И импульсов сдвига в регистр

6 сдвига параллельно вводится новое слово и начинается новый цикл его анализа.

После прохождения К состояний адресный счетчик вырабатывает сигнал, сбрасывающий триггер 10 режима, который запрещает работу управляемого тактового генератора 11 и подго авпивает устройство к новому циклу "Запись - считывание",, который начинается с поступлением очередного синхроимпульса со схемы 9 синхронизации, Многократное повторение циклов

",Записи - считывания" ведет к накоплению в ОЗУ БВУ 15 профиля интенсивности потока фотоимпульсов, по которому вычисляются профили физических характеристик атмосферы - прозрачности, температуры, влажности и т.д, Таким образом, разделение процесса чтения, на два этапа - анализ и чтение, причем анализ содержимого бита происходит с максимальной скоростью и только чтение тех ячеек, где обнаружена информация (а не всех подряд), позволяет увеличить скорость передачи данных, сократить общее время накопления информации путем созда ния возможности увели чить частоту посылок зондирующих импульсов и сниэить методическую ошибку, связанную с изменением измеряемого параметра за время накопления.

Формула и зоб рет ения

Счетчик Фотонов, содержащий ФЭУ, дискриминатор одноэлектронных им679211

Составитель E.Èàêoëêèí

Редакгор Т.йагова Техред Л.Олийнык:. Корректор Н.Ревская

Заказ 3990 Тираж Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г. Ужгород, ул. Гагарина,161

1 пульсов, блок из N триггеров фотонов, оперативное запоминающее устройство (ОЗУ), блок вычисления и управления (БВУ), схему синхронизации, триггер режима, управляемый так товый генератор, кольцевой регистр сдвига, делитель тактовой частоты на N, адресный счетчик слов и Шину питания, причем ФЭУ подключен к входу дискриминатора одноэлектронных. импульсов, выход которого подключен к первым входам триггеров фотонов, выходы которых подключены к N пер вым входам управления ОЗУ, вход данных ОЗУ подключен к шине питания, выход схемы синхронизации подключен к первому входу триггера режима, выход которого подключен к первому входу управляемого тактового генератора, выход которого подключен к входам делителя тактовой частоты на

И и кольцевого регистра сдвига, выходы которого подключены к вторым входам триггеров фотонов, выход делителя тактовой частоты на И под-. ключен к второму входу управления

ОЗУ и к входу адресного счетчика слов, первый выход управления которого подключен к второму входу триггера режима, адресные выходы адресного счетчика слов подключены к адресным входам ОЗУ и входному регистру БВУ, отличающийся тем, что, с целью повышения точности, в него введены N+1 разрядный регистр сдвига, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, RS-триггер и адресный счетчик бит, причем выходы данных ОЗУ подключены к входу данных И+1 разрядного регистра сдвига, при этом

i-й разряд ОЗУ подключен к i-му разряду N+1 разрядного регистра сдвига, где i 1...И, нулевой и первый разряды И+1 разрядного регистра сдвига подключены к первому и второму входам логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ; вход которого подключен к первому входу RS-триггера, выход

RS-триггера подключен к входному регистру БВУ и второму входу управляемого тактового генератора, выход которого подключен к входам управления N+) разрядного регистра сдвига и

25 адресного счетчика бит, адресные выходы которого подключены к входному, регистру ВУ, выходной регистр БВУ подключен к второму входу RS-триггера, второй выход адресного счетчика слов подключен к третьему входу управления ОЗУ.