Устройство для деления на два последовательных кода "золотой" пропорции
Устройство для деления на два последовательных кода золотой пропорции относится к вычислительной технике и может быть использовано для построения специализированных вычислительных устройств. Цель изобретения - сокращение аппаратурных затрат. Устройство для деления на два кода золотой пропорции содержит вход 1 делимого, вход 2 синхронизации, вход 3 начальной установки, первый элемент НЕ 4, первый и второй элементы И 5 и 6, первый элемент ИЛИ 7, второй элемент Н Е 8, третий и четвертый элементы И 9 и 10, элемент ИЛИ-НЕ 11, второй элемент ИЛИ 12, триггеры 13,14, выход 15 частного. 1 табл., 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4646618/24 (22) 03.02.89 (46) 07.10.91. Бюл. % 37 (71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого политехнического института (72) В. А. Лужецкий, А. И, Черняк, В. П.
Малиночка и A. E. Андреев (53) 681.325(088.8) (56) Авторское свидетельство СССР
М 1552175, кл. G 06 F 7/49, 1988.
Авторское свидетельство СССР
М 1485231, кл. G 06 F 7/49, 1987. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ НА ДВА
ПОСЛЕДОВАТЕЛЬНЫХ КОДА "ЗОЛОТОЙ"
ПРОПОРЦИИ
„„SU 1683006 А1 (ss)s G 06 F 7/49 (57) Устройство для деления на два последовательных кода "золотой" пропорции относится к вычислительной технике и может быть использовано для построения специализированных вычислительных устройств.
Цель изобретения — сокращение аппаратурных затрат. Устройство для деления на два кода "золотой" пропорции содержит вход 1 делимого, вход 2 синхронизации. вход 3 начальной установки, первый элемент НЕ 4, первый и второй элементы И 5 и 6, первый элемент ИЛИ 7, второй элемент НЕ 8, третий и четвертый элементы И 9 и 10, элемент
ИЛИ-.НЕ 11, второй элемент ИЛИ 12, триггеры 13, 14, выход 15 частного. 1 табл., 1 ил.
1683006
Изобретение относится к вычислительной технике и может быть использовано для деления кодов "золотой" пропорции в специализированных вычислительных устройствах, Цель изобретения — уменьшение аппаратурных затрат устройства, НЭ чертеже приведена функциональная схема устройства для деления на два последовательных кода "золотой" пропорции.
Устройство содержит вход 1 делимого, предназначенный для подачи последовательного кода числа, вход 2 синхронизации, предназначенный для подачи тактирующего синхроимпульса для работы устройства, вход 3 начальной установки, предназначенный для начальной установки триггеров, элемент НЕ 4, предназначенный для формирования инверсного последовательного кода числа, элементы И 5, 6, элемент ИЛИ 7, элемент НЕ 8, элементы И 9, 10, элемент
ИЛИ-HE 11 предназначенные для формирования промежуточного значения результата, элемент ИЛИ 12, предназначенный для формирования промежуточного значения результата, триггеры 13, 14, предназначенные для запоминания промежуточного значения результата, выход 15 частного, предназначенный для вывода значений разрядов частного.
Кодом "золотой" пропорции называется представление любого действительного числа в виде
ГП
0 =, „Ci N где СНЕ(0,1), (=-00 а — i-я степень числа "золотой пропорции.
Сущность и физическая воэможность деления на два последовательных кодов
"золотой" пропорции, поступающих со старших разрядов, заключаются в следующем.
В коде "золотой" пропорции между весами разрядов существует следующее соотношение;
1 — 1+ 1 — 2
При получении значения 1-го разряда производится его развертка в младшие разряды, Если в (i — 1)-м разряде находится единица и в него происходит развертка единицы с I-ro разряда, то получается наложение двух единиц в одном разряде. В этом случае в (i — 1)-м разряде результата деления последовательного кода на два будет единичное значение. С приходом единичного значения (i — 2)-го разряда, если в него была развертка единицы из предыдущего разряда, в (i-2)-м разряде будет единичное значение, в противном случае производится
55 развертка из (1-2)-го разряда в младшие разряды.
Таким образом, за и тактов происходит деление на два последовательного и-разрядного кода, поступающего старшими разрядами вперед, Устройство работает следующим образом, На вход 3 начальной установки подается единичный импульс, который устанавливает триггеры 13, 14 в нулевое состояние, На вход 1 делимого поступает последовательный код делимого 100101100, начиная со старших разрядов, С приходом единичного старшего разряда на выходах элементов И 5, 6 формируется нулевой сигнал, который, поступая на входы элемента ИЛИ 7, удерживает его в нулевом состоянии, Сигнал логического "0" с выхода элемента ИЛИ 7 поступает на второй вход элемента И 10 и удерживает его в нулевом состоянии. Нулевой сигнал с прямого выхода триггера 13 поступает на первый вход элемента И 9 и поддерживает его в нулевом состоянии, Нулевой сигнал с выходов элементов И 9, 10 поступает на соответствующие входы элемента ИЛИ вЂ” НЕ 11, вследствие чего на выходе этого элемента формируется сигнал логической "1", который по приходе синхроимпульса записывается в триггер 13. Вследствие наличия на обоих входах элемента ИЛИ 12 сигналов логического "0" на выходе устройства поддерживается уровень логического "0".
С приходом следующего разряда (нулевого) на выходе элемента И 5 удерживается сигнал логического "0", а на выходе элемента И " формируется сигнал логической "1", вследствие действия которого на выходе элемента ИЛИ 7 формируется сигнал логической "1". С выхода элемента ИЛИ 17 он поступает на второй вход элемента И 10, на первый вход которого поступает нулевой сигнал с инверсного выхода триггера 13.
Вследствие действия этих сигналов на выходе элемента И 10 поддерживается уровень логического "0". Единичный сигнал с выхода элемента ИЛИ 7 поступает на вход элемента
НЕ 8, инвертируется и нулевым сигналом поступает нэ второй вход элемента И 9, вследствие действия которого на выходе элемента И 9 удерживается сигнал логического "0". Наличие нулевых сигналов на входах элемента ИЛИ 12 обуславливает нулевое значение результата. Нулевые сиг-. налы с выходов элементов И 9, 10 поступают на соответствующие входы элемента ИЛИ—
НЕ 11, вследствие их действия на выходе элемента ИЛИ вЂ” НЕ 11 формируется сигнал логической "1", который с приходом синхро1683006 импульса записывается в трип ер 13, а предыдущая информация (единичный уровень) с выхода:триггера 13 переписывается в триггер 14.
Ъ
С приходом третьего разряда (ноль) по- 5 следовательного кода "золотой" пропорции на выходе элемента И 6 формируется нулевой сигнал, который поступает на второй вход элемента ИЛИ 7, на первый вход поступает также нулевой сигнал с выхода злемен- 10 та И 5. Вследствие наличия на входах элемента ИЛИ 7 этих сигналов на выходе формируется нулевой сигнал, который поступает на второй вход элемента И 9. На первый вход элемента И 9 поступает еди- 15 ничный сигнал с прямого выхода триггера
13. Таким образом, на входы элемента И 9 поступают единичные сигналы, вследствие действия которых на выходе элемента И 9 формируется единичный сигнал. Этот еди- 20 ничный сигнал через элемент ИЛИ 12 поступает на выход 15 устройства. Это есть первая значащая цифра частного. Единичный сигнал с выхода элемента И 9 поступает на первый вход элемента ИЛИ вЂ” HE 11 на 25 второй вход которого поступает нулевой сигнал с выхода элемента И 10. Вследствие действия этих сигналов на выходе элемента
ИЛИ вЂ” HE 11 формируется сигнал логическо- . го "0". С приходом третьего синхронизиру- 30 ющего импульса единичный сигнал с триггера 13 переписывается в триггер 14, а нулевой сигнал с выхода элемента ИЛИ-НЕ
11 переписывается в триггер 13. Дальнейшая работа устройства представлена в таб- 35 лице.
Формула изобретения
Устройство для деления на два последовательных кода "золотой" пропорции, содержащее четыре элемента И, два элемента
ИЛИ, два триггера и первый элемент НЕ, причем вход делимого устройства соединен с входом первого элемента НЕ и первым входом первого элемента И, второй вход которого соединен с прямым выходом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента КЕ, выходы первого и второго элементов И соединены с первым и вторым входами соответственно первого элемента ИЛИ, прямой и инверсный выходы второго триггера соединены с первыми входами третьего и четвертого элементов И соответственно, выход третьего элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен с выходом частного устройства, синхровход устройства соединен с синхровходами первого и второго триггеров, вход начальной установки устройства соединен с входами установки в ноль первого и второго триггеров, о т л ич а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в него введены второй элемент HE и элемент ИЛИ-НЕ, выход первого элемента И соединен с вторым exgдом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входом четвертого элемента И и входом второго элемента НЕ, выход которого соединен с вторым входом третьего элемента И, выходы третьего и четвертого элементов ИЛИ соединены с первым и вторым входами соответственно элемента ИЛИ вЂ” НЕ, выход которого соединен с информационным входом второго триггера, прямой выход которого соединен с информационным входом первого триггера.
