Устройство для сопряжения источника информации с процессором

 

Изобретение относится к вычислительной технике и может быть использовано для ввода в процессор цифровой информации в реальном масштабе времени или предварительно записанной на магнитный носитель. Цель изобретения -- повышение быстродействия устройства при сохранении надежности записи. Цель достигается тем, что в устройство, содержащее блок памяти, мультиплексор , элемент НЕ, элемент И, счетчики и триггеры записи и чтения, схему сравне ния, сумматор, буферный регистр и ретстр уставки, введен формирователь импульса записи. 1 ил.

СОК!3 СOHE T CKVlX

СОЦИАЛИСТИЧГСКИХ

РЕСПУБЛИК

s G 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕ!

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКН Г СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ (21) 4762486/24 (22) 27.11,89 (46) 23.10.91. Бюл. ¹ 39 (71) Научно-исследовательский институт химического машиностроения (72) Е.П.Сурин (53) 681.325(088.8) (56) Авторское свидетельство СССР

N 1383375, кл. G 06 F 13/00, 1986.

Авторское свидетельство СССР

N 1541601, кл, G 06 F 13/00, 1988. (54) УСТРОЙСТВО ДЛЯ СО ПРЯЖЕ Н ИЯ ИСТОЧНИКА ИНФОРМАЦИИ С ПРОЦЕССОРОМ

Изобретение относится к вычислительной технике и может быть использовано для ввода цифровой информации в процессор в реальном или квазиреальном масштабе времени.

Целью изобретения является повышение быстродействия устройства.

На чертеже представлена схема устройства.

Устройство содержит входную информационную шину 1 устройства, блок 2 памяти, буферный регистр 3, группу выходных информационных шин 4 устройства, мультиплексор 5, счетчики чтения 6 и записи 7, сумматор 8. схему 9 сравнения, регистр 10 уставки, триггеры записи 11 и чтения 12, элемент И 13, элемент 14 задержки, формирователь 15 импульса записи, элемент НЕ

16, входные шины 17 уставки устройства, первую 18 и вторую 19 выходные шины готовности устройства, входные шины записи

20 и чтения 21 устройства, входы 22 и 23 дополнительных разрядов первой и второй

„„5U „„ l 686451 А1 (57) Изобретение относится к вычислительной технике и может быть использовано для ввода в процессор цифровой информации в реальном масштабе времени или предварительно записанной на магнитный носитель.

Цель изобретения — повышение быстродействия устройства при сохранении надежности записи. Цель достигается тем, что в устройство, содержащее блок памяти, мультиплексор, элемент НЕ, элемент И, счетчики и триггеры записи и чтения, схему сравнения, сумматор, буферный регистр и регистр уставки, введен формирователь импульса записи, 1 ил, групп информационных входов мультиплексора 5.

Устройство работает следующим образом.

В исходном состоянии счетчики 6 и 7 и триггер 11 находятся в состоянии "0", а триггер 12 — в состоянии "1". Элемент И 13 0с, заперт логическим "0" с выхода элемента (р

НЕ 16. Мультиплексор 5 подключен на направление счетчика 6 чтения, В регистр 10 уставки занесен дополнительный код глубины заполнения блока 2 памяти. На шинах 18 и 19 готовности — логический "0".

При поступлении на шину 1 первого информационного слова синхроимпульс его сопровождения поступает по шине 20 записи на вход триггера 11 записи и устанавливает его в состояние "1". Последний переключает мультиплексор 5 на направление счетчика 7 записи, при этом на вход формирователя 15 поступает логическая "1" с входа 22 мультиплексора.

По переднему фронту поступившего на вход сигнала формирователь 15 выдает им1686451

25

35

50 пульс на управляющий вход блока 2 памяти и вход установки в "0" триггера 11 записи, последний сбрасывается по заднему фронту импульса. Элемент И 13 на время операции записи блокируется сигналом с инверсного выхода триггера 11 записи, По заднему фронту сигнала с прямого выхода триггера 11 счетчик 7 наращивает адрес записи, вследствие этого на выходе схемы сравнения появляется логический "0", который через элемент НЕ 16открывает элемент

И 13 и сигнал с выхода последнего устанавливает в "0" триггер 12.

Передний фронт сигнала с инверсного выхода триггера 12 чтения поступает на вход буферного регистра 3 и информация из блока 2 памяти переписывается в регистр 3, при этом на шине 18 готовности появляется логическая "1". При записи в блок 2 памяти до уровня, заданного в регистре 10 уставки, на выходе переноса сумматора 8 возникает логическая единица, которая по шине 19 готовности поступает в си гему прерываний процессора.

Процессор может начать считывать информацию из устройства по сигналу на шине 18 готовности и обязан считать всю информацию по сигналу на шине 19 готовности, Строб приема информации и процессор поступает по шине 21 чтения на вход триггера 12 чтения и устанавливает его в состояние "1". Сигнал с инверсного выхода триггера 12 поступает на счетный вход счетчика 6 чтения и наращивает его состояние, Прямой выход триггера 12 через элемент 14 задержки выставляет запрос на вывод очередного слова из блока 2 памяти в буферный регистр 3. Если в этот момент не идет операция записи и в блоке 2 есть хотя бы одно слово, то сигнал с выхода элемента И 13 сбрасывает в "0" триггер 12 чтения, тем самым в регистр 3 заносится очередное слово.

После приема последнего слова вследствие равенства кодов счетчиков 6 и 7 с выхода схемы 9 сравнения устанавливает устройство в исходное состояние.

Формула изобретения

Устройство для сопряжения источника информации с процессором, содержащее триггер записи и триггер чтения, установочные входы которых являются соответственно входными шинами записи и чтения уст ройства, буферный регистр. группа выходов которого является группой выходных информационных шин устройства, а группа информационных входов соединена с группой выходов блока памяти, счетчик чтения, счетным входом соединенный с синхровходом буферного регистра, первой выходной шиной готовности устройства и инверсным выходом триггера чтения, элемент И, выходом соединенный с входом сброса триггера чтения, а первым входом через элемент задержки — с прямым выходом триггера чтения, схему сравнения, выход которой соединен с входами сброса счетчика записи и счетчика чтения и через элемент НŠ— с вторым входом элемента И, третьим входом подключенного к инверсному выходу триггера записи, мультиплексор, сумматор и регистр уставки, причем прямой выход триггера записи соединен со счетным входом счетчика записи, группа выходов которого соединена с первыми группами информационных входов схемы сравнения, мультиплексора и сумматора, выход переноса которого является второй выходной шиной готовности устройства. а вторая группа информационных входов соединена с группой выходов регистра уставки, группа информационных входов которого является шиной уставки устройства, группа выходов счетчика чтения соединена с вторыми группами информационных входов схемы сравнения и мультиплексора, группа управляющих входов которого соединена с прямым и инверсным выходами триггера записи, а группа выходов — с группой адресных входов блока памяти, группа информационных входов которого является входной информационной шиной устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен формирователь импульса записи, причем дополнительный выход мультиплексора соединен через формирователь импульса записи с входом сброса триггера записи и управляющим входом блока памяти, дополнительные разряды первой и второй групп информационных входов мультиплексора соединены соответственно с шинами единичного и нулевого потенциалов устройства.

1б86451

Составитель В.Вертлиб

Техред M.Moðlåíòàë Корректор С.Черни

Редактор И.Шулла

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101

Заказ 3599 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5