Многоканальный демодулятор

 

Изобретение относится к радиотехнике. Цель изобретения - обеспечение демодуляции сигнала, манипулированного скачками фазы на 180°. Многоканальный демодулятор содержит синхронизатор 1, регистры 2-4 сдвига, регистр 5 памяти, сумматоры 6 и 7, оперативные запоминающие блоки 8 и 10 и коммутатор 9. Работой всех блоков демодулятора управляет синхронизатор 1. Собственно демодуляция выполняется в сумматоре 7 путем алгебраического сложения Р отсчетов измерительного сигнала, хранящихся в регистре 5. При этом отсчеты опорного сигнала, снимаемые в Р старших разрядов регистра 4, играют роль весовых множителей -И или -1 при соответствующих отсчетах измерительного сигнала. 2 ил.

СО(ОЭ СОВ(ГОКИХ (Х)ЦИАЛИСТИЧ(СКИХ

Рf С(1УБЛИК (5() 5 Н 04 (27/22

ГОСУДАРГТВЕННЫИ КОМИТЕТ

Г10 ИЭОГ>РЕТЕНИЯМ И ОТКРЫТИЯМ (1РИ (КНТ ВОСР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

> (1 (21) 4677440/09 (22) 11.04.89 (46) 30.10.91,Бюл.М 40 (72) В,В.Пискорж, А.А.Чумаченко и А.Г.Булгаков (53) 621.376,4(088.8) (56) Авторское свидетельство СССР N"

1609304, кл. G 01 R 23/16, 1988. (54) МНОГОКАНАЛЬНЫЙ ДЕМОДУЛЯТОР (57) Изобретение относится к радиотехнике.

Цель изобретения — обеспечение демодуляции сигнала, манипулированного скачками фазы на 180, Многоканальный демодуля, SU „1688442 А1 тор содержит синхронизатор 1, регистры 2-4 сдвига, регистр 5 памяти, сумматоры 6 и 7, оперативные запоминающие блоки 8 и 10 и коммутатор 9. Работой всех блоков демодулятора управляет синхронизатор 1. Собственно демодуляция выполняется в сумматоре 7 путем алгебраического сложения Р отсчетов измерительного сигнала, хранящихся в регистре 5. При этом отсчеты опорного сигнала. снимаемые в Р старших разрядов регистра 4, играют роль весовых множителей +1 или -1 при соответствующих отсчетах измерительного сигнала. 2 ил.

1688442

Изобретение относится к радиотехнике и может иснольэоваться в различных измерительных устройствах и системах.

Цель изобретения — обеспечение демодуляции сигнала, манипулированного скачками фазы на 180".

На фи .1 представлена структурная электрическая схема многоканального демодулятора, на фиг.2 -- вариант выполнения синхронизатора.

Многоканальный демодулятор содержит синхронизатор 1, первый 2, второй 3 и третий 4 регистры сдвига, регистр 5 памяти, первый 6 и второй 7 сумматоры, первый оперативный запоминающий блок (ОЗУ) 8, коммутатор 9, второй ОЗУ 10.

Синхронизатор 1 содержит дифференцирующий блок 11, первый-пятый элементы

12-16 задержки, первый-третий делители

17-19, генератор 20 тактовых импульсов, первый 21 и второй 22 счетчики, первый 23 и второй 24 дешифраторы, коммутатор 25, первый-третий RS-триггеры 26-28, первый

29 и второй 30 ключи.

Многоканальный демодулятор работает следующим образом.

В момент времени тк=тк- + At на вход первого регистра 2 (фиг,1) поступает в виде параллельного 2г-разрядного кода (г- число разрядов, используемых для представления отсчетов одной компоненты аналитического сигнала) "комплексный" отсчет измерительного сигнала. Одновременно на вход второго регистра 3 подается одноразрядный отсчет опорного caãíàëà S (тк), а на тактовый вход синхронизатора 1 — сопровождающий входные данные импульс. Величина Л t представляет временной интервал следования входных данных.

С некоторой задержкой после поступления отсчетов с выхода синхронизатора 1 на входы чппявления сдвигом последовательной записью первого 2 и второго 3 регистров поступает одиночный импульс, обеспечивающий сдвиг содержимого регистров на один разряд вперед и запись новых данных на освободившееся место. С приходом очередных пар отсчетов на сигнальные входы первого 2 и второго 3 регистров цикл записи данных в первый и второй 3 регистры повторяется. Одновременно в синхронизаторе 1 выполняется подсчет сопровождающих импульсов и после поступления на тактовый вход синхронизатора 1 очередной группы р импульсов на седьмом выходе синхронизатора 1 формируется импульс, который обеспечивает перезапись (в параллельном коде) содержимого первого регистра 2 в регистр

5 памяти, содержимого второго регистра 3

55 в третий регистр 4. Обьем регистра 5 памяти равен (2 г р), бит, а второго и третьего регистров 3 и 4 — (p+1-1) бит. В регистре 5 памяти очередные р отчетов измерительного сигнала хранятся в течение временного интервала р Л t. За это время выполняется демодуляция отрезка измерительного сигнала, представленного р отсчетами, различными демодулирующими опорными сигналами. Собственно демодуляция выполняется во втором сумматоре 7 путем алгебраического сложения р отсчетов измерительного сигнала, хранящихся в регистре 5 памяти. При этом отсчеты опорного сигнала, снимаемые с р старших разрядов третьего регистра 4, играют роль весовых множителей+1 или -1 при соответствующих отсчетах измерительного сигнала. Так формируется частотный результат демодуляции для первого опорного сигнала. Он должен быть просуммирован с содержимым нулевой сдвоенной строки первого ОЗУ 8. Для этого синхронизатор 1 подает на третий выход число "0" (адресный сигнал для первого

ОЗУ 8), а затем по одному управляющему сигналу на первый выход (обеспечивает чтение данных иэ выбранной строки первого

ОЗУ 8) и через временной интервал — на второй выход (обеспечивает запись суммы, сформированной в первом сумматоре 6, в нулевую строку первого ОЗУ 8). Выходные данные первого ОЗУ 8 подаются на вторые входы первого сумматора 6 через коммутатор 9.

Другие (J — е, J-О, l-1) опорные сигналы формируются путем поочередного сдвига содержимого третьего регистра 4 на один разряд вперед. Управляющие сигналы для сдвига формирует синхронизатор 1 на своем восьмом выходе. Сразу после сдвига адресный сигнал для первого ОЗУ 8 на третьем выходе синхронизатора 1 увеличивается на единицу. Сформированный вторым сумматором 7 результат /-го варианта демодуляции обрабатываемого участка измерительного сигнала, как описано выше, суммируется с накопленной ранее суммой, хранящейся s )-й строке первого ОЗУ 8. За интервал времени р At выполняется циклов суммирования во втором сумматоре 7 и учета вкладов частных результатов демодуляции в накапливаемые низкочастотные отсчеты демодулированных сигналов.

Обработка входных данных в конвейерном режиме выполняется на временном интервале К1 р At. По завершению обработки

К1-й группы отсчетов измерительного сигнала сформированные низкочастотные отсчеты должны быть переписаны во второй

1688442

55

ОЗУ 10, а все строки первого ОЗУ 8 очищены. Это обеспечивается путем подачи на временном интервале, соответствующем длительности обработки одной группы из р отсчетов (равном р. At), одинаковых управляющих сигналов на входы адреса и управления записью первого ОЗУ 8 и второго ОЗУ

10, и пеоеключения коммутатора 9 в состояние, обеспечивающее подачу на вторые входы первого сумматора 6 чисел, равных нулю. При этом одновременно с записью во второе ОЗУ 10 накопленных отсчетов производится занесение в строки первого ОЗУ 8 новых частных результатов демодуляции, На следующем временном интервале длительностью К1 р At производится формирование новых отсчетов демодулированных сигналов. Одновременно из второго

ОЗУ 10 с требуемой скоростью производится выдача выходных данных многоканального демодулятора внешнему устройству-потребителю. При этом номер выдаваемого отсчета индицируется (сообщается потребителю) на одиннадцатом выходе синхронизатора 1. Читать очередные числа с выхода второго ОЗУ 10 внешний потребитель должен в моменты наличия синхроимпульсов на пятом выходе синхронизатора 1, Импульсы, сопровождающие входные данные, поступают на тактовый вход синхронизатора 1 (фиг.2). После задержки в первом элементе 12 задержки они подаются на восьмой выход синхронизатора 1, обеспечивая последовательную запись (сдвиг информации в первом 2 и втором 3 регистрах, В первом делителе 17 поток сопровождающих импульсов прореживается в р раз. Импульсы с седьмого выхода синхронизатора 1 обеспечивают перезапись информации из первого регистра 2 в регистр 5 памяти и из второго регистра 3 в третий регистр 4.

Каждый импульс с выхода первого делителя 17 инициирует работу группы элементов синхронизатора 1, обеспечивающих создание управляющих сигналов для первого ОЗУ 8, коммутатора 9 и третьего регистра

4. Управляющие сигналы дляаервого ОЗУ 8 и третьего регистра 4 создаются с помощью генератора 20 тактовых импульсов, первого

RS-триггера 26, первого ключа 29, второгочетвертого элементов 13-15 задержки, первого счетчика 21 и первого дешифратора 23.

Импульс с выхода первогоделителя 17устанавливает в "ноль" первый счетчик 21 и в

"единицу" первый RS-триггер 26, выходным сигналом которого открывается первый ключ 29. Тактовые импульсы с выхода гене5

45 ратора 20 тактовых импульсов через первый ключ 29 и через второй-четвертый элементы

13-15 задержки начинают поступать на счетный вход первого счетчика 21. При этом импульсы с выходов второго 13 и третьего

14 элементов задержки подаются на первый и второй выходы синхронизатора 1 (используются для управления чтением данных из первого ОЗУ 8 и записи в первое ОЗУ 8), Смещенные во времени относительно импульсов записи сигналы с выхода четвертого элемента 15 задержки (восьмой выход синхронизатора 1) используется для сдвига данных в третьем регистре 4 схемы демодулятора и для изменения увеличения адресного сигнала для первого ОЗУ 8 (создается первым счетчиком 21 и поступает на третий выход синхронизатора 1). Первый дешифратор 23 обеспечивает формирование на своем выходе короткого импульса в момент появления на выходе первого счетчика 21 числа "I Указанным сигналом устанавливается в "ноль" первый RS-триггер 26, после чего первый ключ 29 закрывается, прекращая поступление управляющих сигналов на первый, второй и восьмой выходы синхронизатора 1. Для обеспечения работоспособности многоканального демодулятора в целом и синхронизатора 1 необходимо, чтобы период следования тактовых импульсов

Ti < генератора 20 тактовых импульсов удовлетворял условию

Тесн <Л t p/I, Управляющий сигнал для коммутатора 9 создается с помощью второго делителя 18 и второго RS-триггера 27. Каждый импульс с выхода первого делителя 17 подтверждает установку в ноль второго RS-триггера 27.

Второй делитель 18 прореживает поток импульсов. После поступления на вход второго делителя 18 К1-го импульса, с аппаратурной задержкой т на выходе второго делителя 18 формируется короткий импульс, обеспечивающий установку второго RS-триггера 27 в

"единицу", В таком состоянии второй RSтриггер 27 будет находиться до момента поступления очередного импульса с выхода первого делителя 17. Выходной сигнал второго RS-триггера 27 подается на четвертый выход синхронизатора 1 (используется для управления коммутатором 9).

Группа элементов синхронизатора 1, состоящая иэ второго ключа 30 и третьего делителя 19, пятого элемента 16 задержки, второго счетчика 22, дифференцирующего блока 11, третьего RS-триггера 28, второго дешифратора 24 и коммутатора 25, совместно с генератором 20 тактовых импульсов обеспечивает создание управляющих сиг1688442 налов для второго 03У 10. Как было изложено выше, второе 03У 10 работает в двух режимах: перезаписи данных иэ первого

03У 8 и в режиме выдачи данных внешнему потребителю.

В режиме перезаписи данных коммутатор 25 переключен выходным сигналом второго RS-триггера 27 в режим передачи данных с выхода первого счетчика 21 на одиннадцатый выход синхронизатора 1 (управления адресом второго ОЗУ 10) и с выхода третьего элемента задержки 14 на десятый выход синхронизатора 1 (управление записью во втором ОЗУ 10).

После завершения перезаписи второй

RS-триггер 27 устанавливается в "0" и коммутатор 25 подключает к одиннадцатому выходу синхронизатора 1 (подключен к адресному входу второго ОЗУ 10) выход второго счетчика 22. Во время перезаписи этот второй счетчик 22 удерживается в состоянии "0" на всех своих выходах сигналом с выхода второго RS-триггера 27.

Формула изобретения

Многоканальный демодулятор, содержащий первый сумматор, регистр памяти и синхронизатор, первый, второй, третий и четвертый выходы которого соединены соответственно с входами чтения, записи и адреса первого оперативного запоминающего блока и с управляющим входом коммутатора, а также второй оперативный запоминающий блок, при этом пятый выход синхронизатора является синхронизирующим выходом демодулятора, входом логического нуль которого является первый сигнальный вход коммутатора, о т л и ч а юшийся тем, что, с целью демодуляции сигнала мэнипулированного скачками фазы на 180, введены три регистра сдвига и втоо рой сумматор, выход которого подключен к одному входу первого сумматора, другие

5 входы и выход которого соединены соответственно с выходами коммутатора и с информационным входом первого оперативного запоминающего блока, который подключен к информационному входу второго опера10 тивного запоминающего блока, входы чтения, записи и адреса которого соединены соответственно с шестым, седьмым и восьмым выходами синхронизатора, девятый выход которого подключен к тактовому вхо15 ду первого регистра сдвига, выходы которого соединены с информационными входами регистра памяти, и к тактовому входу второго регистра сдвига, выходы которого подключены к информационным входам

20 третьего регистра сдвига, выходы которого соединены с управляющими входами второго сумматора, к информационным входам которого подключены выходы регистра памяти, вход параллельной записи которого

25 соединен с входом параллельной записи третьего регистра сдвига и с десятым выходом синхронизатора, одиннадцатый выход которого подключен к тактовому входу третьего регистра сдвига. причем тактовый

30 вход синхронизатора и информационные входы первого и второго регистров сдвига являются соответственно тактовым и информационными входами демодулятора, информационным выходом которого явля35 ется выход второго оперативного запоминающего блока, а выход первого оперативного запоминающего блока подключен к второму сигнальному входу коммутатора.

1688442

Составитель B.×èáècîå

Техред M,Moðãåíòàë

Корректор М.Максимишинец

Редактор Э.Слиган

Производственно-издательский KQMGHHBT "Патент", г. Ужгород. ул.Гагарина, 101

Заказ 3719 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035,москва,Ж-35, Раушская наб., 4/5