Преобразователь отношения двух напряжений в код

 

Изобретение относится к цифровой измерительной технике и может быть использовано в системах, в которых регулирующим параметром является отношение разности сигналов к их сумме. Цель изобретения - расширение области применения, путем преобразования отношения дифференциальной составляющей двух напряжений к их сумме. Устройство содержит первый и второй управляемые аттенюаторы 1 и 2, компаратор 3, блок выработки кода, выполненный на блоке 4 управления, коммутаторе 5, тактовом генераторе 6 и коммутаторе 7. 1 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

est)s Н 03 М 1/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОPСКОМУ СВИДЕТЕЛЬСТВУ (21) 4723895/24 (22) 24.07.89 (46) 30.11.91. Бюл. М 44 (72) Г.Е.Максимов, В, Е. Петров и А.Л. Круглов (53) 681.325(088.8) (56) Авторское свидетельство СССР

hh 1285392, кл. G 01 R 19/25, 1981.

Смолов В,Б. Функциональные преобразователи информации. 1981, с. 51 — 52, рис.

2-24. (54) ПРЕОБРАЗОВАТЕЛЬ ОТНОШЕНИЯ

ДВУХ НАПРЯЖЕНИЙ

„„ Ж„„1695501 А1 (57) Изобретение относится к цифровой измерительной технике и может быть использовано в системах, в которых регулирующим параметром является отношение разности сигналов к их сумме. Цель изобретения— расширение области применения. путем преобразования отношения дифференциальной составляющей двух напряжений к их сумме. Устройство содержит первый и второй управляемые аттенюаторы 1 и 2, компаратор 3, блок выработки кода, выполненный на блоке 4 управления, коммутаторе 5, тактовом генераторе 6 и коммутаторе 7. 1 з.п. ф-лы, 5 ил.

1695501

Изобретение относится к цифровой измерительной технике и может быть использовано в системах автоматического регулирования, в которых регулирующим параметром является отношение разности сигналов к их сумме.

Цель изобретения — расширение области применения путем преобразования отношения дифференциальной составляющей двух напряжений к их сумме.

Функциональная схема устройства представлена на фиг.1; на фиг,2 — схема блока управления; на фиг.3 — функциональная схема тактового генератора; на фиг,4— временные диаграммы работы устройства; на фиг.5 — схема блока запуска (пример выполнения).

Устройство (фиг.1) содержит первый и второй управляемые аттенюаторы 1 и 2, компаратор 3, блок выработки кода, aûïîëненный на блоке 4 управления, коммутаторе 5, тактовом генераторе 6, коммутаторе 7.

Блок 4 управления (фиг.2) содержит ре.гистр 8 сдвига, инвертор 9, триггеры 10. элементы И 11,12,13 и блок запуска 14.

Тактовый генератор 6 (фиг.3) содержит генератор 15 опорной части, делитель 16 частоты на 2 и линию задержки 17.

Блок запуска 14 представляет собой формирователь одиночных импульсов и может содержать кнопку и RC-цепочку или быть выполнен по другой известной схеме ждущих генераторов импульсов (одновибрато ро в).

Работает устройство следующим образом.

Входными сигналами устройства являются однополярные постоянные напряжения, снимаемые, например, с потенциометрических датчиков либо сформированные из переменных напряжений путем их выпрямления и фильтрации, При подаче команды "Измерение" (команда подается с блока запуска 14 на вход параллельной записи информаций регистра 8 блока 4 управления) в первый разряд регистра 8 записывается логическая единица, а в ос1альные разряды — логические О.

На фиг.4 изображена временная циклограмма работы генератора 6, регистра 8, которая определяет последовательность операций. На фиг.4.а показано распределение импульсов с линии задержки 17 (выход

18) тактового генератора 6; на фиг,4,6 — распределение импульсов с делителя частоты на 2 (выход 19) генератора 6; на фиг.4,в,г,д— напряжения (логические О и 1) на выходах регистра 8, первом, втором и третьем (1-й выход соответствует 2-му разряду регистра), По переднему фронту первого импульса с делителя частоты генератора 6 (фиг.46) на первом выходе регистоа 8 блока 4 управления устанавливается логическая 1 (фиг,4,в), в регистре происходит сдвиг логической "1"

5 с первого разряда во второй разряд. В зависимости от состояния компаратора 3, сигнал с которого поступает на первый вход И 11 и через инвертор 9 — на первый вход И 12, по первому импульСу с линии задержки (выход

10 12) генератора 6 (см. фиг,4) происходит установка триггеров 10 в начальное состояние и соответственно на верхнем и нижнем (фиг.1) выходах блока 4 управления аттенюаторами формируются прямой (N1) и обратный (N2) 15

30 э5

45 коды, которые могут быть представлены как:

N1= am am-1...а2 a1= No1, (1)

Й2=а am-1... а2a1= Noz(2) или

N1 = a» ...а2а1 = NO1, N2 = am а -1 ... a2a1+ N02 где ai — состояние i-го разряда (триггера) блока 4;

I = (1 ...m 3, ai = 1, а; = О;

m — ста р ш ий разряд.

При наличии на входах управляемых аттенюаторов 1 и 2 постоянных однополярных напряжений V1 и Vz на их выходах формируются сигналы

Ь(1 = КЧ1И1

Ukz = KVzNz, где К вЂ” коэффициент пропорциональности.

Напряжения сравниваются компаратором 3 и на его выходе в зависимости от знака разности между Uk1 и Ukz образуется единичный или нулевой уровень, воздействующий на элемент И 11 и через инвертор 9 на элемент И 12. С входа 18 сигнал (первый импульс) поступает либо на R-входы триггеров 0 и S-вход триггера 10 старшего разряда, либо на S-.âõîäû триггеров 10 и на R-вход триггера 10 старшего разряда. Тем самым в зависимости от уровня сигнала с компаратора 3, а значит, и от уровней входных сигналов И 1, И 2 триггеры 10 устанавливаются либо в одно состояние, либо в другое(исходное состояние), на их выходах образуются коды, причем значение кода N1 на верхнем выходе блока 4 (фиг.1) соответствует, например, при Uk«Ukz правой части выражения (1), а кода Nz на нижнем выходе блока 4-правой части выражения (2). Во втором случае, например, при Uk1 > Uk2 значение кода N1 на верхнем выходе блока 4 соответствует правой части выражения (2), а кода Nz— значению на нижнем выходе блока 4.

При поступлении второго импульса (фиг.4а) с линии задержки генератора 6 состояние триггеров (коды N1,Nz) подтверждается.

1695501

При поступлении второго импульса (фиг.4,б) с делителя частоты генератора 6 начинается процесс поразрядного уравновешивания напряжений 0 1 и Ukz, в результате которого напряжения Uk1 и Ukz становится равными (Uk1- Uk2)

По переднему фронту второго импульса (фиг.4,б) на втором выходе регистра 8 (фиг,4.г) устанавливается логическая "1", которая дает разрешение на прохождение третьего импульса (фиг.4,а) на счетный вход триггера 10. m-", через элемент И 13, m-1.

Компаратор 3 подает на управляющие входы 1 К-триггера 10 (m-1)-го разряда такие напряжения, что триггер сработает по импульсу (3-му импульсу фиг,4.а) поступающему на его счетный вход С. При срабатывании триггера изменятся коэффициенты передачи аттенюаторов 1 и 2, что приведет к изменению выходных напряжений 0к1 Ukz. Если напряжение на выходе компаратора 3 не поменяется, то второй импульс (четвертый импульс (фиг,4,а), поступающий нэ счетный вход триггера 10 (m-1)-ro разряда, подтвердит его состояние. При изменении напряжения на выходе компаратора 3 по второму импульсу, поступающему на счетный вход триггера 10 m-1, триггер 10. m-1 установится в исходное состояние.

По началу третьего импульса (фиг.4,б) на третьем выходе регистра 8 появится логическая "1", что дает разрешение на прохождение пятого импульса (фиг.5,а) через элемент

И 13 (m-2)-го разряда на счетный вход триггера 10.m-2, Триггер 10лп-2 начинает работать аналогично триггеру 10.m-1. Работа следующих триггеров (младших разрядов) аналогична работе триггеров 10лп-1 и 10m-2, llo окончанию раЬоты триггера 10 первого разряда напряжения 0и и Uk2 на выходах аттенюаторов 1 и 2 становятся равными, Начальный код N1 увеличится, а начальный код Nz уменьшится при Uk1=0kz, что приведет к соответствующему изменению начальных выходных напряжений Uk1 и Ukz аттенюаторов, приводящему к равенству

0k1 и Uk2 или U1 Ny1= 02 Муг где Nv1 и Nvz — коды, установившиеся на верхнем и нижнем выходах блока 4 после уравновешивания выходных напряжений аттенюаторов. Описанный процесс аналогичен процессу, протекающему в аналого-цифровых преобразователях поразрядного уравновешивания.

Как следует из выражений (1) и (2), коды, образующиеся на выходах 18 и 19 блока 4 управления, взаимно инверсны, и их можно представить в виде

Уг Уг NO1 Й при U„

N Y2 .=- N v1 = о1 - и гч где 01 и Noz — начальное числовое значе10 ние кодов, установленных по первому импульсу с генератора 6 после команды

"Измерение";a N — величина, на которую изменились начальные коды в процессе уравновешивания (соответствует коду Ny1 без

15 учета старшего m-разряда).

Из (1) следует, что

No1= No2+ 1, в связи с чем можно принять 01 02 = No

20 01 Nv1 = 02 Nvz

01(No1+ AN) = Uz (Npz - b, N) или 01(No+ AN) = 02(йо- AN)

U1NO + U1 AN = 02 No - 02 AN

U1AN + 02Л 4 = -01 0+ 02 40, 25 и — 01 0> +U2

Таким образом, на выходах блока управления 4 формируется код (прямой на одном выходе и обратный нэ другом) без учета старших разрядов, реализующий формулу

AN.

Код, соответствующий значению AN, образовавшийся на одном из выходов блока

4 без старшего разряда, поступает на коммутатор 5 или 7 с помощью старшего разряда подключается к выходу устройства, Логическая "1" в старшем разряде включает

40 соответствующий коммутатор.

Таким образом, устройство формирует код, пропорциональный отношению разности входных напряжений к их сумме, без использования решающего устройства. Бы45 стродействие формирования кода AN определяется главным образом количеством разрядов блока 4 управления, что в несколько раз выше быстродействия 3ВМ, выполняющей деление.

Формула изобретения

1, Преобразователь отношения двух напряжений в код, содержащий компаратор, блок выработки и первый и второй управляемые аттенюаторы, информационные входы

55 которых являются соответственно шинами первого и второго входных напряжений, а выходы соединены соответственно с первым и вторым входами компаратора. выход которого подключен ко входу блока выра1695501 вход. 7 ботки кода, первые и вторые выходы которого подключены к управляющим входам первого и второго управляемых аттенюаторов соответственно, а третьи выходы являются выходной шиной,отл и чающий- 5 с я тем, что, с целью расширения области применения за счет преобразования отношения дифференциальной составляющей двух напряжений к их сумме, блок выработки кода выполнен на тактовом генераторе, 10 блоке управления и первом и втором коммутаторах, выходы которых; являются третьими выходами блока, информационные входы соединены соответственно с первым и вторым разрядными, кроме старшего раз- 15 ряда, выходами блока управления и являются совместно с первым и вторым выходами

его старшего разряда первыми и вторыми выходами блока соответственно, а управляющие входы первого и второго коммутато- 20 ров соединены соответственно с выходами старшего разряда первого и второго разрядн ых выходов блока уп ра вления, первый и второй входы которого соединены с первым и вторым выходами тактового генерато- 25 ра, а третий вход является входом блока.

2. Преобразователь по п.1, о т л и ч а гшийся тем, что блок управления выполнен на регистре сдвига, инверторе, m триггерах, (а+1) элементах И, блоке запуска, при этом 30 первым входом блока управления является тактовый вход регистра сдвига, вторым входом являются первые входы в+1 элементов

И, третьим входом является вход инвертора, второй вход m-ro элемента И и 1-входы триггеров с первого по (m-1), а выход инвертора подключен к второму входу (m+1)-ro элемента И и к К-входам триггеров с первого по (m — 1)-й, третьи входы М-го и (m+1)-го weментов И подключены к первому выходу регистра сдвига, выход m-го элемента И соединен с R-входами триггеров с первого по (а-1)-й и S-входом m-го триггера, а выход (а+1)-го элемента И подключен к S-входам триггеров с первого по (m-1)-й и R-входу m-го триггера, вторые входы элемента И с первого по (m-1)-й подключены к соответствующим вторым входам регистра сдвига, а выходы элементов И с первого по (m-1)-й соединены соответственно с С-входами триггеров с первого по (m-1)-й, выход блока запуска подключен к входу записи регистра сдвига, прямые выходы триггеров с первого по m-й являются соответственно первыми разрядными выходами блока, а инверсные выходы — вторыми разрядными выходами блока, причем прямой и инверсный выходы

m-го триггера являются соответственно выходами старшего разряда первых и вторых разрядных выходов блока, 1695501

+и„

Составитель В. Махнанов

Редактор Т. Орловская Техред М.Моргентал Корректор M. Демчик .

Заказ 4172 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101