Аналого-цифровой преобразователь

 

Изобретение относится к информацией но-измерительной технике, в частности к преобразованию в цифровой код напряжения постоянного токч низко о уровня. Цель изобретения - поеышечие точности аналого-цифрового преобразования напряжения постоянного тока за счет облегчения режима работы интегратора - достигается тем, то з устройство дополнительно введены повторитель напряжения и второйоперациоинчй усилитель делитель напряжения, два .нитель х piзястера, подключенных соответственно к третьему и четвертому ключам. УСТРОЙСТВО содержит первый и второй кл1сч1л, входной усилитель, источник опорного напряжения, интегратор, выполнен -шй на операционном усилителе с обратной емкостной связью, компаратор, элементы ццскрзтной техники Л ил. (Л

союз советских

СОЦИАЛ И СТИЧ Е СКИ X

РЕСПУБЛИК

45Из Н 03 М 1/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

СГ4И АНИЕ ИЗО(;РЕТЕЧИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4741753/24 (22) 26.09.89 (46) 07,12.91. Бюл. 45 (71) Тернопольский финансово-экономиче. ский институт (72) Е.Я,Твердый, В,В,Кочан, В,М.Màðêèè, Б.А,Маслыяк, В.И.Матвиив и А.А.Саченко (53) 681.325(088,8) (56) Приборы и системы управления, 1973.

М 2, с. 14-16, Авторское свидетельство СССР

N 1411974, кл. Н 03 M 1/52, 1985. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к информационно-измерительной технике, в частности к

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования в цифровой код и индикации в цифровой форме или вдова в 3ВМ напряжения постоянного тока низкого уровня.

Целью изобретения является повышение точности преобразователя.

Структурная схема устройства изображена на фиг. 1; эквивалентные схемы для различных тактов работы изображены на фиг. 2 — 4.

Аналого-цифровой преобразователь содержит ключи 1 и 2, инвертор 3, интегратор на конденсаторе 4 и операционном усилителе 5, повт.;ритель 6 напряжения, накопительный элемент на конденсаторе 7. входной усилитель 8, компаратор 9, ключ 10, формирователь 11 временных интервалов, операционный усилитель 12, генератор 13 счетных импульсов, токоогоаничивающие элементы

14, 15, выполненные на резисторах, форми„„SU „4„1697265 А1 преобразованию в,",Фровой код напряжения постоянного тока низкого уровня. Цель изобретения — повышение точности аналого-цифрового преобразования напряжения постоянного тока за счет облегчения режима работы интегратора — достигается тем, :

23, =четчик 24. ключ 25, элемент ИЛИ 26.

Цикл состоит иэ трех обязательных тактов — установки в исходное состояние (обнулен4 схемы), интегрирование входного игнзла интегрирование сигнала источника опорного напряжения.

В исходном состоянии ALjl происходят сбнуление интегратора и запоминание дрейфа усил,-;елей 5, 8, 12 на конденсаторе

7. На ф 4г. 2 приве;:4ена эквивалентная схема

A4li дл;: ".-::,-о такта. Под действием управля4с4цих .4: .алов формирователя 11 вход усилител: .—: .здкл4очается к общей точке схемы — ключ 1 разомкнут(закрыт), ключи 2, 10, 23, 25 замкнуты (открыты). Напряжение на выходе;".илителя 8

Ua = К U,ä.4.-O, 1697265 где Одр8 — напРЯжение дРейфа входного усилителя 8, приведенное к входу, К вЂ” коэффициент усиления входного усилителя. учитывая действие ИОН 17 и делителя, образованного резисторами 14 и 15, напряжение на выходе операционного усилителя 12

012 ! + 0др12+К LIp,pa

Оп R14

R14+R15 . г где 017 — напряжение ИОН 17, Исходя из того, что напряжение на, выходе усилителя 12 равно входному плюс (постоянное смещение), U17 R14 н14 + п15 усилитель 12 для удобства называется смещенным повторителем. При этом напряжение на отрицательном выводе ИОН 17

017 р р + !-!др12+К Одрв

U» R« 14 + R15 I

Напряжения 012" и 017 через резисторы 18 и 19 и соответствующие ключи 25 и 23 поступают на вход интегратора. Инверсный вход интегратора находится под потенциалом Одр5, поскольку егО пРЯмОЙ вхОД эаэемлен.

Ток !18, проходящий через резистор 18

В ИСХОДНОМ СОСТОЯНИИ, О», R14

Одр12 + K Одр8 — + Одр5

R14 + R15!

18 !

1 18

Ток I19, проходящий через резистор 19 в исходном состоянии, U17 8 4 ! д—

Одр12 + К Одр8 + - — — + - + Одр5

R1g

Суммарный ток l1», поступающий на инверсный вход интегратора, !

4. Ila + I19 = (Одр5+ ОДр12 + K Uäða)õ

1 + 1 1+ 017 (Я14 й151

%8 R19) R14 " - 815 1,! 118 19 j

TBK K3K 14, R15, R18 I4 Rlg выбраны To lными и соответственно попарно равными, 2 (дрБ + 0др12 + К Uäð8) !

<в г 18

Как в лдно, суммарный ток на входе интегратора определяется напряжениями смещения применяемых операционных усилителей. Он компенсируется целью отрицательной обратной связи из комларатора 9, rIQTof 0 vJlK)48 10, кОнденсатОра 7, rlGBTopl4T8ля напряжения 6 и равных резисторов 21 и

22, Напряжение на конденсаторе 7 зависит от номиналов резисторов 21 и 22, 5

Ток, проходящий через них, численно равен < и противоположен по направлению. Таким образом, в исходном состоянии запоминается эквивалент напряжения дрейфа усилителей 5, 8, 12 на конденсаторе 7.

В начале первого такта преобразования формирователь 11 сбрасывает счетчик 24 и изменяет состояние своих выходов íà противоположное. При этом ключ 1 открывается, а ключи 2, 2!, 10 закрываются. На фиг. 3 приведена эквивалентная схема АЦП в первом такте, Напряжение на входе смещенного пов-горителя ,U12 = К(ОХ+ Uppa)

Соответственно на его выходе имеется напряжение

017

012 = K Ux+ Одр5+ K Одр8+ + Одр12

Это напряжение создает ток через резистор Rla

К Ох + Одр5 + K 0др8 01Р2 + Одр12 !

18

R1a

Следует отметить, что через резистор

R22 проходит ток, компенсирующий напряжения дрейфа усилителей, величину которого определяет напряжение на конденсаторе дрейфа 7, Поэтому ток заряда конденсатора

4 интегратора определяем по формуле

К U„+017„

Ic = !18 !22 д

R18 где I22 — компенсирующий напряжение дрейфа усилителей 5, б, 21 ток через резистор 22, численно равный I yz и противоположный по направлению.

Как видно из формулы„ ток заряда конденсатора 4 интегратора 5 в первом такте не зависит от дрейфа усилителей. Длительность первого такта обычно выбирают из условий обеспечения наибольшей помехозащищенности, После окончания первого такта ключи 1 и 25 закрываются, а ключи 2 и 23 открываются, ключ 10 остается закрытым, Эквивалентная схема второго такта приведена на фиг. 4. При этом вход АЦП подключается к общей очке и на вход интегратора через резистор 19 проходит ток разряда конденсатора 4 интегратора, обусловленный напряжением ИОН 17: и Одр12 + Одр5 К Одр8 — Оп/2 (19— п19

Вместе с тем через резистор 21 во втором такте протекает ток компенсации дрейс фа усилителей. его величина равна l4 и противоположна по знаку. Поэтому резуль-rèðóI0ùèé ток разряда конденсатора интегратора:

2 g, .с !-!др5 + !-!др12 + K Одр8 017/2 с = I Ta - I21 =

R19

1697265

Учитывая, что Р1в = R19 и R21 = R22. получим

2 017

19

Следует отметить, что в первом такте отсутствует ток, компенсирующий дрейф усилителей через резистор R21, à во втором через резистор Ргг. Это обусловлено работой ключей 25 «23. После достижения выходным наг1ряже1ием усилителя интегратора 5 исходного уровня, соабатывает компаратор 7, и второй такт заканчивается.

Баланс зарядов на конденсаторе 4:

2 15 c N Ic

С4 С4 где rN — длительность первого такта; гх — длительность второго такта.

Отсюда 20 .2К Ь,„„

Как видно из приведенной формулы, из цикла аналого-цифрового преобразования исключены практически все погрешности, 25 обусловленные неидеальными операционными усилителями, По сигналу компаратора 9 формирователь 11 изменяет состояние своих выходов и переводит схему в исходное состояние, Формирование отсчета в.счетчике 24 происходит следующим образом.

Нулевому преобразуемому напряжению на входе соответствуют строго заданные ИОН 17 и соотношением резисторов 18 и 19 скорости изменения напряжения на выходе интегратора как в первом, так и во втором такте, т.е, момент срабатывания компаратора 9 в этом случае заранее известен. Именно в этот момент изменяется на противоположное состояние выхода 2 блока 11. Формирователь 16 импульсов реализует по отношению к сигналам компаратора

9 и выходу 2 формирователя 11 функцию

ИСКЛЮЧАЮЩЕЕ ИЛИ (т.е. пропускает че- 4» рез схему И 20 импульсы ГСИ 13, если эти сигналы на входе формирователя 16 имnyJIbcoa не совпадают), При отрицательном преобразуемом напряжении компаратор 9 срабатывает рань- 50 ше поступления импульса с выхода 2 формирователя 11. Чем меньше отрицательное напряжение, тем меньше импульсов проходит на счетчик 24. так как скорость изменения напряжения на выходе интегратора приближается к скорости при нулевом преобразуемом напряжении.

При равенстве преобразуемого напряжения нулю моменты срабатывания компаратора 9 и выхода 2 формирователя 11 совпадают, и импульсы на счетчик 24 не поступают. При положительном преобразуемом напряжении момент срабатывания компаратора 9 запаздывает по отношению к изменению состояния выхода 2 формирователя 11, что вызывает заполнение счетчика 24 соответствующим числом импульсов.

Анализируя последовательность срабатывания компаратора 9 и выхода 2 формирователя 11 можно определить полярность преобразующего напряжения без использования BHBRQI овых элементов.

Таким аб разом, вводимые блоки и связи позволяют по сравнению " "прототипом повысить точност:. аналого-цифрового преобразования за -.. BT повышения устойчивости схемы,;,е, сни>:,.ения влияния шумов и устранения склонности к самовозбуждению.

Кроме того, они даат вг,зможность использовать при построении интегратора более простые и дешевые усилители с малым коэффициентом подавления синфазной составляющей сигнала.

Формула изобретения

Аналого-цифровой преобразователь, содержащий первый и второй ключи, информационные входы которых являются соответсТВ8ННо входной шиной и шиной нулевого потенциала, а e:=ûõoLI,í подключены к входу входного усилителя, источник образцового на тряжения, первый и второй выходы которого через соответствующие последовательно соединенные первый токоогрвничиваю:ций элемент, выполне:-;ный на резисторе, и третий ключ, и второй токоогранич .Вающий элемент, выполненный на резисторе, и четвертый ключ подключены к первому входу интегратора, выход которого через компаратор соединен с первым входом формирователя импульсов и первым входом формирователя временных интервалов непосредственно и через пятый ключ — с первым выводом накопительного элемента, выполненного на конденсаторе, второй вывод которого является шиной нулевого потенциала. а управляющий вход первого ключа обьединен с первым входом элемента

ИЛИ и соединен;.первы.м выходом формирователя временных интервалов и через инвертор подключен к управляющим входам второго и четвертого ключей, второй выход формирователя временных интервалов подключен к второму входу формирователя импульсов, вы:=... д ко -ооого соединен с первым входом элес;ента И, выход которого соедиН8Н с первым входом счетчика, а второй вход — с выходом генератора счетных импульсов и объединен с вторым входом формирователя временных интервалов, третий и четвертый вы :оды которого соединены соответственно с упр-.вляющим входом пято1697265 то ключа и вторым входом счетчика. второй вход элемента ИЛИ соединен с третьим выходом формирователя временных интервалов. выход — с управляющим входом третьего ключа, отличающийся тем, что, с целью повышения точности, в него введены операционный усилитель, третий, четвертый, пятый и шестой токоограничивающие элементы, выполненные на резисторах, и повторитель напряжения, через который первый вывод накопительного элемента соединен с первыми выводами третьего и четвертого резисторов, вторые выводы которых соединены соответственно с точками соединений первого резистора и третьего ключа и второго резистора и четвертого ключа, а между выходами источника образцовых на5 пряжений включены последовательно соединенные пятый и шестой резисторы точка соединения которых подключена к инвертирующему входу операционного усилителя. неинвертирующий вход которого соединен

10 с выходом входного усилителя, а выход подключен к первому выходу источника опорного напряжения, второй вход интегратора является шиной нулевого потенциала.

1б91265

Составитель B,Màõíàíîâ

Редактор Б.Федотов Техред М.Моргентал Корректор M.Øàðoùè

Заказ 4316 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул Гагарина, 191