Устройство для контроля электрического монтажа

 

Изобретение относится к контрольно.-измерительной технике. Цель изобретения - -расширение функциональных возможностей и повышение надежности и производительности контроля - до-/--- стигается путем оперативно программируемого обеспечения необходимого и достаточного контроля испытуемого объекта с любым количеством монтажных точек из множества реализуемых устройством контроля. Устройство содержит блок 18 коммутации испытуемого объекта, первый 12 и второй 16 индикаторы состояния контролируе- . мой связи, первый элемент 11 равнозначности, первый 4 и второй 22 счет

(51)5 G 01 R 31./02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ С8ИД@ТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ГЮ ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

flPH ГКНТ СССР (21) 4722205/21 (22) 14.06.89 (46) 15.12.91.Бюл, 11 46 (72) А.С.Давыдов (53) 621.317.3 (088.8) (56) Авторское свидетельство СССР

11 1626214, кл. G 01 R 31/02, 1988.

Авторское свидетельство СССР

9 1218351, кл. G 01 R 31/02, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТРИЧЕСКОГО МОНТАЖА (57) Изобретение относится к контрольно.-измерительной технике. Цель изоб4

„„Я0„„1698843 А 1 ретения †-расширение Функциональных возможностей и повышение надежности

1 и производительности контроля — до-, стигается путем оперативно программируемого обеспечения необходимого и достаточного контроля испытуемого обьекта с любым количеством монтажных точек из множества реализуемых устройством контроля. Устройство содержит блок 18 коммутации испытуемого объекта, первый 12 и второй

16 индикаторы состояния контролируемой связи, первый элемент 11 равно- - значности, первый 4 и второй 22 счет3 1698843 1 (1

1 ! чики опроса, генератор 1 тактовых импульсов, первый элемент И 2, блок

6 запуска устройства, второй З.и тре.тий 24 элементы равнозначности, блок

7 мультиплексоров, блок 19 дешифра" торов, первый 5 и второй 21 блоки управления, первый 8 и второй 20 коммутаторы, первый 9 и второй 23 блоки

Изобретение относится к контроль- 15 . но-измерительной технике и может

; быть использовано при контроле элект рических соединений и работоспособ., ности коммутационных устройства.

Цель — расширение функциональных 20 возможностей, повышение надежности и оперативности контроля, 1

На фиг.1представлена блок-схема, устройства контроля электрического монтажа; на фиг.2 — функциональная 25 ( схема блока запуска; на фиг.3 — то же, первого (второго) блока управ-!, ления; на фиг.4 и 5 — то же, перво-! го и второго коммутаторов соответственно; на 4 иг.6 и 7 — то же, блоков .мультиплексоров и дешифраторов соответственно;.ка фиг.8 — функциональ1 ная схема цифровой матрицы памяти; на фиг.9 — функциональная схема блока задания режимов; на фиг,10 — то же, первого (второго) блока задания программ проверки;.на фиг.11 — то же, первого (второго) счетчика опроса; на фиг.12 — то же, блока контроля числа связей, на фиг.13 и 14 — функциональные схемы-индикатора контроля результата и второго (первого) икди катора состояния связей соответственно.; на фиг.15 — шина данных блока дешифратора, а также ее подключение 45 к блокам мультиплексоров, коммутации и дешифраторов в соответствии с фиг ° 1о

Устройство для контроля электрического монтажа (фиг.1) (УКЭМ) содержит последовательно соединенные генератор 1 тактовых импульсов, первый элемент И 2, второй элемент 3 равнозначности, первый счетчик 4 опроса и первый блок 5 управления, Устройство также содержит блок 6 запуска устройства, первый выход управления которого подключен к.второму входу первого элемента И 2, второй. управления, первый 8 и второй 20 коммутаторы, первый 9 и второй 23 блоки задания программ проверки, блок 10 задания режимов, цифровую матрицу

15 памяти, второй элемент И 14, блок

13 контроля числа связей и индикатор

17 контроля результата. 15 ил. выход управления подключен к второму входу. второго элемента 3 равнозначности, блок 7 мультиплексоров, вход питания которого параллельно соединен с шиной второго выхода питания первого коммутатора 8, первый выход питания которого параллельно соединен с шиной входа питания первого блока 5 управления, вход включения подключен к четвертому выходу управления блока 6 запуска устройства, а вход управления параллельно соединен с шиной выхода управления первого блока 5 управления, адресный выход которого параллельно соединек с шиной второго адресного входа первого блока 9 задания программ проверки, первый адресный вход которого параллельно подключен к шине адресного выхода первого счетчика 4 опроса и адресно" му входу блока 7 мультиплексоров, блок 10 задания режимов, информационный вход которого параллельно соединен с первым входом первого элемента

11 равнозначности, входом первого индикатора 12 состояния контролируемой связи, информационным выходом блока 7 мультиплексоров и первым входом блока 13 контроля числа связей, третий вход которого параллельно соединен с информационным выходом блока 10 задания режимов и вторым входом второго элементе И 14, второй вход параллельно соединен с вторым входом первого элемента 11 равнозначности, выходом цифровой матрицы 15 памяти и входом второго индикатора 16 состояния контролируемой связи, выход контроля соединен с входом индикатора 17 контроля результата, а шина адресного выхода параллельно подключена к третьему адресному входу цифровой матрицы 15 памяти, первый адресный вход которой параллельно соединен с шиной адрес1698843 н ого выхода первого блока 9 задания программ проверки, а первый и второй входы управления подключены к первому и второму выходам управления, соот5 ветственнр, блока 10 задания режимов, блок 18 коммутации испытуемого объекта, вход которого параллельно соединен с информационным входом блока

7 мультиплексоров и шиной. выхода дан- 10 ных блока 19 дешифраторов, вход питания которого параллельно подключен к шине второго выхода литания второго коммутатора 20, первый выход питания которого параллельно соединен с шиной 1 входа питания второго блока 21 управления, вход включения которого параллельно соединен с входом включения первого блока 5 управления и выходом включения первого коммутатора 8, выход управления параллельно соединен с шиной входа управления второго коммутатора 20, а второй вход управления подключен к информационному вы,ходу второго счетчика 22 опроса, 25 адресный выход которого параллельно соединен с шиной адресного. входа блока 19 дешифраторов и первым адрес.ным входом второго блока 23 задания .1 программ проверки, адресный вход которого параллельно соединен с шиной второго адресного входа цифровой матрицы 15 памяти, второй адресный вход параллельно соединен с шиной адресного выхода второго блока 21 управле-. ния, а выход управления параллельно соединен с входом блока 6 запуска устройства, первым входом управления второго блока 21 управления и входом управления второго счетчика 22 опро40 са, информационный вход которого подключен к выходу третьего элемента 24 равнозначности, второй вход которого подключен к третьему выходу блока 6 запуска устройства, а первый вход 45 параллельно соединен с входом управления первого счетчика 4 опроса, первым входом управления первого блока

5 управления и выходом управления первого блока 9 задания программ

50 проверки, выход первого элемен-. та 11 равнозначности соединен с первым входом второго элемента И 14, выход которого подключен к третьему входу первого элемента И 2, Блок 6 запуска устройства (фиг.25

55 содержит резисторы 25 — 29, обеспечи- вающие входной ток высокого уровня логических элементов (триггеров) 30 — 33, кнопки 34 — 37 управления, а также логические элементы 38 — 41.

При нажатии кнопки 34 "Пуск" все счетчики устройства для контроля электрического монтажа устанавливаются в исходное состояние (на фиг.l связи не указаны) по сигналу с выхода элемента И 39. Одновременно на выходах первого триггера-защелки появляются сигналы: выход управления, разрешающий прохождение тактовых импульсов на вход первого счетчика 4 опроса и выход управления, обеспечи вающий включение первого 5 и второго

21 блоков управления с помощью первого коммутатора 8 (фиг.l) . Начало счета первого счетчика 4 опроса осуществляется с момента отпускания кнопки 34 и снятия сигнала с выхода элемента 39. По окончании проверки на вход элемента 38 поступает сигнал высокого уровня, устанавливающий первый 31 триггер в исходное состояние.

Второй 32 и третий 33 триггеры, кнопки 35 — 37 управления, а также элементы 40 и 41 служат для предварительной установки номера отдельной или начальной проверяемой связи. C выхода управления элемента 40 осуществляется предварительная установка второго счетчика 22 опроса, а с выхода управления элемента 41 предварительная установка первого счетчика 4 опроса с помощью кнопок 37 и 36 управления соответственно. Второй триггер 32 и кнопка 35 управления служат для орI ганизации импульсов установки первого 4 и второго 22 счетчиков опроса при этом с выхода управления осуществляется сдвиг на один адрес и продолжение режима проверки устройства после регистрации ошибочной связи испытуемого объекта.

Блок управления 5(21) (фиг.3) выполнен по едино" принципиальной схеме но имеют связи в соответствии с фиг.l и содержат счетчики 42.1

42.M управления, дешифраторы 43.1

43.Н управления. Число M обозначает количество уровней управления; число N — общее количество дешифраторов управления, входящих в состав блока управления 5(21), при этом N определяется как и(ю-л) и=, г

%=1 где n — разрядность входа двоичного кода дешифраторов управления;

1698843

m — порядковый номер уровня управления.

Общее число адресных выходов определяется как А = пМ, а общее число выходов управления: м

В„„= ">, г а=1

С приходом сигнала по входу включения осуществляется подключение к шине питания элемента 43.1 и, как следствие, подключение питания к одному из дешифраторов управления (43,2 - 43.i) каждого уровня управле-. ния (42.1 — 42.М), При этом общее число одновременно включенных дешифраторов составляет N, Очередность под, ключения дешифраторов управления осуществляется последовательно после от-! Yl 20, работки 2 выходов управления, начи., ная со старшего М. Общее число входов .,питания определяется В т = В пр- К, ! где К вЂ” число входов питания блока 7

:мультиплексоров (блока 19 дешифрато- 25 ров). Первый вход управления являет-! ся установочным а второй вход управЭ ления — счетным для счетчиков 42.1

1 42.М управления, 1

Первый коммутатор 8 (фиг.4) со-! держит ячейки 44.1. — 44,N и 45.1 ! 45.К коммутации, служащие для преобра( зования управляющих сигналов первого

: блока 5 управления в напряжение пита ния, при этом ячейки коммутаций 44,1

44.N служат для включения в работу соответствующих дешифраторов управления, а ячейки коммутации 45.1

45.К вЂ” для включения соответствующих элементов блока 7 мультиплексоров.

Ячейка коммутации 44.1 является общей для включения первого 5 и второго

21 блоков управления.

Второй коммутатор 20 (фиг.5) построен аналогично первому коммутатору 8 и содержит ячейки 46.1 — 46.N-1 и 47.1-47.К, но ячейка включения блоков 5 и 21 управления исключается, В качестве элементов коммутации в коммутаторах 8 и 20 использованы транзисторы КТ361.

Блок 7 мультиплексоров (фиг.6) содержит 48,1 — 48.К мультиплексоры и управляется по шине адресного входа от первого счетчика 4 опроса, а по шине входа питания от первого комму55 татора 8. В определенный момент времени включенным в работы является один из К элементов, что позволяет объединить выходы всех элементов„ Информационные входы элементов 48,1 — 48.К подключены к отдельным контактам бло. ка 18 коммутации испытуемого объекта и соответствующим контактам элементов блока 19 дешифраторов.

Блок 19 дешифраторов (фиг.7) содержит 49,1 — 49.К дешифраторы и управляется по шине адресного входа от второго счетчика 22 опроса, а также по шине входа питания от второго коммутатора 20. Выходы элементов

49.1 — 49.К подключены к соответствующим входам блока 7 мультиплексоров и блока 18 коммутации испытуемого объекта при этом в определенный момент времени только на одном выходе

К-ro элемента присутствует низкий уровень сигнала, так как только один из К элементов блока 19 в определенный момент времени является включенным в работу. Поочередной проверкой наличия низкого уровня сигналов с помощью блока 7 мультиплексоров на всех контактах осуществляется проверка испытуемого объекта в целом и контроль работоспособности всего устрой М ства.

Общее число информационных входов блока 7 мультиплексоров и выходов блока 19 дешийраторов определяется («) как С=2 а общее количество проверяемых связей С соответственно.

В устройстве в качестве положительного фактора используется принцип

"условной" логической единицы, т.е.

"открытого входа", при совместной работе блоков 7 мультиплексоров и 19 дешифраторов. В противном случае к каждому отдельному информационному входу элементов блока 7 мультиплексоров потребовалось бы подключение через ограничительный резистор шины питания.

Цифровая матрица 15 памяти (фиг.8) содержит элементы 50.1 — 50.i и

51.! - 51.i памяти, элементы 52 и

53 равнозначности, логические элементы 54 — 56 ИЛИ. Режим работы цифровой матрицы 15 памяти задается по входам 1 и 2 управления от блока 10 задания режимов "Зались" и "Контроль" »

В режиме "Запись" на информационные входы элементов 50 и 51 памяти по шине адресного входа поступают сигналы двоичного кода соответствующих адресов эталонных связей и производится запись кода адресов по сигналу об1698843

10 наруженной связи от блока 7 мультиплексоров с помощью блока 10 задания режимов. Таким образом формируется банк данных о связях соответствующих любому отдельному испытуемому- объекту. По адресному входу поступает двоичный кад порядкового номера связи от блока 13 контроля результата, формируемый каждой отдельной обнаруженной связью блокам 7 мультиплексоров. В режиме работы УКЭМ "Контроль" цифровая матрица 15 памяти по входам управления переводится в режим Считывание" и производит сравнение кодов адресов, 15 поступающих по входам адреса с соответствующими кодами, хранящимися в элементах 50. и 5!. При несовпадении кодов адреса обнаруженной связи на выходе элемента 55 остается сигнал низкого уровня, останавливающий процесс контроля испытуемого объекта для регистрации ошибки. Продолжение контроля осуществляется нажатием кнопки 35 управления блока 6 запуска устрой- 25 ства после регистрации ошибочной связи

Блок 10 задания режимов (фиг.9) содержит ограничительные резисторы

57 и 58, кнопки 59 и 60 задания ре- 30 ,жимов "Запись" и "Контроль" соответ, ственна, RS-триггер 61 и логические элементы 62 и 63. При нажатии кнопки

59 "Запись" на втором входе логического элемента 62 устанавливается высокий уровень, а на втором входе элемента 63 низкий уровень сигналов, С появлением сигнала высокого уровня на информационном входе блока 10 задания режимов, на выходе элемента 62 появляется высокий. уровень, а на выходе элемента 63 низкий уровень сигналов, что соответствует режиму записи информации в цифровую матрицу 15 памяти ° IIpH наличии сиГнаЛа низкОГО уров 45 ня на информационном входе и соответственно низкого и высокого уровней на выходах управления блока 10 задания режимов цифровая матрица 15 памяти находится в режиме хранения информации. С.нажатием кнопки 60

"Контроль" на первом выходе управления устанавливается низкий уровеньсигнала, а на втором выходе управления устанавливается высокий уровень

55 логического сигнала, при этом независимо от внешних сигналов цифровая мат- рица 15 памяти находится в режиме считывания. Информационный выход блока 10 задания режимов обеспечивает блокировку астанава режима "Запись" устройства по второму входу второго элемента И 14 при независимом значении уровней сигналов на входах и выходе первого элемента 11 равнозначности

Первый 9 и второй 23 блоки задания программ проверки содержит ограничительные резисторы 64, подключенных

1параллельна к кнопкам 65 управления, первой 66 и втораи 67 триггерным ячейкам. выходы которых поступают соответственно на первые входы перва га 68 и второго 69 элементов равно,значности, выходы которых подключены к к первому 70 и второму 71 элементам

ИЛИ, выходы которых подключены к пер;вому и второму входам соответственна третьего элемента 72 ИЛИ, инверсный выход которого подключен к конденсатору 73, выход которого подключен к выходу управления блока 9 (23) задания программ проверки и резистору 74. Первая 66 и вторая 67 триггерные ячейки содержат и и пМ соответственно количество RS-триггеров управляемых соответствующим нажатием кнопок 65, обеспечивая на выходе двоичный код необходимого и достаточного количества проверяемых связей для любого испытуемого объекта. При совпадений установленного кода количества контактных тачек, соответствующих данному испытуемому объекту с кодом адреса проверяемого контакта на ад.ресных входах, на выходах первого

68 и второго 69 элементов равнозначности вырабатывается низкий логический уровень и соответственно низкий уровень на выходе первого 70 и второго 71 элементов ИЛИ, при этом на выходе третьего элемента 72 ИЛИ вырабатывается высокий логический уровень, который с помощью формирователей 73 и 74 импульса устанавливает первый счетчик 4 опроса и счетчики 42.1

42.М управления (фиг.3) первого бло-. ка 5 управления в исходное состояние, а второй счетчик 22 опроса увеличивает свой выходной адресный код на одну единицу.

Аналогично осуществляется работа второго блока 23 задания программ, но сигнал с его выхода управления обес-, печивает окончание проверки испытуемого объекта установкой блока 6 запуска в исходное состояние и отклю1698843

12 чение питания первого 5 и второго 21 блоков управления, а также блоков 7

1 мультиплексоров и дешифраторов 19, Первый 4 и второй 22 счетчики

5 опроса (фиг.11) идентичны и каждый из них содержит двоичный счетчик 75.

Блок 13 контроля числа связей (фиг.12) содержит первый 76 и второй

77 счетчики адреса одновременно коли- 10 чества и порядкового номера проверяе мых связей, соответствующих любому ис пытуемому объекту, первую матрицу 78 ограничительных резисторов, кнопку 79 установки кода триггерной ячейки 80, первый 81 и второй 82 схемы равнозначности, первый 83 и второй 84 элемен- ты ИЛИ, логические элементы 85 — 87, первый 88 и второй 89 коммутаторы и вторую матрицу 90 ограничительных 20 резисторов, обеспечивающих работы первого 88 и второго 89 коммутаторов в режиме высокого импеданса выходов.

В режиме работы устройства "3aпись" проверка на соответствие ко- 25 личества связей, соответствующих данному испытуемому объекту, осуществляется сравнением кода заданного с помощью кнопок 79 управления и триггерной ячейки 80 с конечным кодом второ- 30

ro счетчика 77 адреса, выходной код которого в данном режиме является адресным выходом блока 13 контроля, числа связей. При правильном выполнении режима "Запись" на выходе контроля блока 13 появляется сигнал низксго уровня. Во время работы устройства в режиме "Контроль" осуществляется одновременное сравнение конечных кодов счетчиков 76 и 77 адреса с ус- 40 тановленным априори известным кодом триггерной ячейки 80, при этом адресным выходом блока 13 контроля числа связей является код первого счетчика 78 адреса. Только при равенстве конечных кодов первого 76, второго 77 счетчиков адреса и кода триггерной ячейки 80 на выходе контроля 13 блока появляется сигнал низкого кровня, со ответствующий правильно выполненной проверке. На входе 3 блока 13 присутствует низкий уровень сигнала в режиме "Запись" и высокий уровень сигнала в режиме "Контроль", обеспечивая соответствующее сравнение кодов в ука- 5 занных рехжмах» а также осуществляет управление первым 88 и вторым 89 коммутаторами для схемы источников кода адреса для цифровой матрицы 15. памяти. Исходя из вышеизложенного, следует, что блок 13 контроля числа связей в устройстве осуществляет четыре ступени контроля, обеспечивая высокую надежность проверки испытуемого объекта.

Индикатор 17 контроля (фиг.13) содержит элементы 91 и 92, обеспечивающие переключение транзистора 93, ограничительный резистор 94 и светодиод 95.

Схема первого 12 и второго 16 индикаторов состояния (фиг.14) аналогична схеме индикатора 17 контроля и

;отличается только проводимостью ком мутирующего транзистора.

Устройство работает следующим образом.

С помощью кнопок 65 управления первого 9 и второго 23 блоков задания программы проверки устанавливаются на выходе триггерных ячеек 66 и 67 значения двоичного кода, соответствующие суммарному количеству числа контактных точек, подлежащих проверке на предмет соединения между собой для данного испытуемого объекта и числа дешибраторов (мультиплексоров) блока 19 (7), принимающих участие в работе при проведении данной проверки на предмет контроля работоспособности УКЭМ. Аналогично, с помощью кнопок 79 управления блока 13 контроля числа проверяемых связей устанавливается двоичный код на выходе триггерной ячейки 80, соответствующий суммарному количеству числа связей, определяющих контроль работоспособности УКЭМ. Нажатием кнопки 60

"Контроль" блока 10 задания режимов устанавливается режим работы

УКЭМ. При этом выходы управления блока 10 определяет режим работы цифровой матрицы 15 памяти, а информацйонный выход блока 10 определяет:; режим работы второго элемента»И 14 по второму, входу и блока 13 контроля числа связей по третьему входу. После выполнения указанных операций и подключения испытуемого объекта к блоку 18 коммутации (входы-выходы подключения испытуемого объекта не указаны) нажатием и отпусканием кнопки 34 "Пуск" блока 6 запуска устройст1 ва осуществляется начало проверки.

При нажатии кнопки 34 "Пуск" блока 6, на выходах элементов 31 и 39 формируются управляющие сигналы: с первого

13

14

1698843 выхода управления высокий уровень сигнала, поступающий на второй вход первого элемента И 2, разрешает прохождение тактовых импульсов, которые поступают на его первый вход с выхода генератора 1 тактовых импульсов, которые через второй элемент 3 равно-! значности поступают на информационный вход первого счетчика 4 опроса, кото- 10 рый до момента отпускания кнопки 34 удерживается в нулевом состоянии сигналом высокого уровня с выхода элемента 39 пв входу управления (на фиг.l связь не указана), с четвертого выхода управления низкий уровень сигнала поступает на вход включения первого коммутатора 8 и с помощью ячейки 44.1 коммутации производит подачу питания по выходу включения на дешифраторы 43.1 управления, При отпускании кнопки 34 "Пуск" блока 6 запуска устройства и снятии высокого уровня управляющего сигнала с выхода элемента 39 первый счетчик 4 опроса 25 осуществляет последовательное переключение информационных входов каждого, но в определенный момент одного их 48.1 — 48.К, мультиплексора блока

7 и счетчиков 42.1 — 42.M управления 30 первого блока 5 управления, которые в свою очередь осуществляют управление дешифраторами 43.1 — 43.Ч соответственно. При этом дешифраторы 43 последовательно по выходу управления собственными управляющими сигналами с помощью ячеек 44 коммутации запитывают друг друга последовательно до включения дешифраторов 43 управления старшего М уровня,,которые осуществ- 10 ляют последовательное управление подключением питания к.каждому отдельному мультиплексору 48,.входящему в состав блока 7 мультиплексоров от первого коммутатора 8 по входам пита- 45 ния блока 7 с помощью ячеек 45 коммутации первого коммутатора 8. Таким образом, в каждый отдельный момент с

I времени работы УКЗМ подача питания осуществляется только на один из де- 50 шифраторов управления каждого отдельного уровня управления блоков 5 и.21

:управления и только на один из муль.типлексоров и из дешифраторов, входящих в состав блоков 7 и 19 соответственно, при этом происходит поиск сигнала низкого уровня, поступающего от .включенного в настоящий момент дешифратора 49 по шине данных блока 19 дешифраторов, на всех контактных точках блока коммутации сопряженного с испытуемым объектом и тем самым определяющего его связи, а также наличие сигнала низкого уровня на линии контрольной связи, соединяющей выход данного дешифратора с одним из информационных входов определенного. мультиплексора непосредственно, не-подключенной к испытуемому объекту для контроля работоспособности устройства и для контроля электрического монтажа независимо от связей испытуемого объекта.

Сигнал низкого уровня, обнаружен ный на любом из информационных входов любого мультиплексора 48 блока 7 мультиплексоров, поступает на информационный выход блока 7. Проинвертированный в сигнал высокого уровня, он трансформируется на первый вход первого элемента 11 равнозначности,вход первого индикатора 12 состояния контролируемой связи, первый вход блока 13 контроля числа связей, информационный вход блока 10 задания режимов и выполняет следующие функции: световую индикацию наличия связи с помощью элементов 96 — 100 первого индикатора 12 состояния контролируемой связи, изменение порядкового номера линии контролируемой связи bio заднему фронту с помощью второго счетчика 77 адреса блока 13 контроля числа связей перевод цифровой матрицы

15 памяти из режима хранения в режим (.записи информации на время своего действия (действует только при ра- ° боте УКЭМ в режиме "Запись", заданном на блоке 10 задания режимов), противостоит на первом входе первого элемента ll равнозначности сигналу на втором входе этого элемента, кото>psN формируется на выходе цифровой матрицы 15 памяти следующим образом.

Код адреса конца обнаруженной связи, сформированный на адресном выходе первого счетчика 4 опроса и счетчиками

42 на адресном выходе первого блока

5 управления, с адресного выхода пер;вого блока 9 задания программ проверки сравнивается на элементе 52 равнозначности с кодом адреса конца оче-. редной связи, сформированным выходами элементов 50 памяти, порядковый . номер (адрес в элементах памяти блока

15), который определяется кодом очередной связи, сформированным с по15

lo98843

15 мощью первого счетчика 76 на адресном выходе коммутатора 88 блока 13 контроля числа связей и подключенного к третьему адресному входу блока 15.

Одновременно, аналогично производится сравнение кода адреса начала обнару- женной связи, сформированного адресными выходами второго счетчика 20

/ опроса и счетчиками 42 управления второго блока 21 управления., подклю— енного с адресного выхода второго блока 23 задания программ проверки к второму адресному входу цифровой матрицы 15 памяти, с кодом адреса начала обнаруженной связи, сформированным выходами элементов 51 памяти блока.15 по тому же коду очередной связи, что и код конца обнаруженной ( связи. Ло результатам сравнения указанных кодов адреса начала и конца обнаруженной связи, сформированных в процессе проводимой проверки с кодами, образованными элементами 51 и 50 памяти соответственно в блоке 25 !

5 цифровой матрицы памяти, на выходе блока 15 формируется сигнал высокого уровня только при их абсолютой однозначности, С выхода блока .15 б цифровой t матрицы памяти сигнал высо- 30

Кого уровня трансформируется на вто-рой вход первого элемента 11 равно значности, вход второго индикатора 16 состояния контролируемой связи, вто Рой вход блока 13 контроля числа (35 ,связей и выполняет следующие функции: световую индукцию наличия свя зи с помощью элементов 96 — 100 вто рого индикатора 16 состояния контро лируемой связи; изменение задним

1 40

:,фронтом состояния первого счетчика

,76 блока 13 контроля . числа связей, являющегося формирователем кода адреса очередной связи для элементов, 50 и 51 памяти блока 15 цифровой матрицы памяти; противостоит на втором входе первого элемента 11 равнозначности сигналу на его первом входе с

1 выхода блока 7 мультиплексоров, формирование которого было описано выше. 50

Только в случае совпадения уровней сигналов на первом и втором входах элемента 11 равнозначности на его выходе Формируется сигнал низкого уровня, который в свою очередь формирует сигнал высокого уровня на выходе второго элемента 14 И, в результате чего продолжается изменение состояния тактовыми импульсами генератора 1 первого счетчика 4 опроса и, как следствие, изменение состояний счетчиков 42 управления, дешифраторов 43, управления- первого блока 5 управления, информационных входов мультиплексоров 48.1 — 48.К блока 7 мультиплексоров, а также с помощью элементов

44.2 — 44.N и 45.1 — 45,K первого коммутатора 8, параллельно-последовательное подключение питания к дешнфраторам 43.2 — 43.N первого блока 5 управления и последовательное к мультиплексорам 48.1 — 48,К блока 7 мультиплексоров соответственно.

При совпадении значений кодов, сформировавшихся на выходах первого счетчика 4 опроса и счетчиков 42 управления первого блока 5 управления, с кодом, установленным на выходе триггерных ячеек 66 и 67 первого блока 9 задания программ проверки, с помощью элементов 68 — 74 того же блока, на выходе управления формируется короткий импульс высокого уровня, который устанавливает первый счетчик 4 опроса и счетчики 42 управления первого блока 5 управления в нулевое состояние, при этом также возникает импульс на выходе третьего элемента 24 равнозначности изменяющий адресный выход второго счетчика 22 опроса, который

1 в свою очередь изменяет код адреса начала очередной связи. Формирование сигналов в блоках 20 . 21 и 23 анало-. гично формированию сигналов в блоках

8, 5 и 9 соответственно. Совпадение значений кодов на адресных выходах второго счетчика 22 опроса и счетчи-, ков 42 управления второго блока 21 управления с кодом на выходах триггерных ячеек 66 и 67, соответственно, второго блока 23 задания программ проверки формирует короткий сигнал высокого уровня, устанавливающий о указанные счетчики в нулевое состояние и означающий окончание проверки, воздействуя на элемент 31, после инверсии на элементе 38 блока 6 запус1 ка устройства, при этом высокий уровень сигнала на выходе управления

4 отключает питание всех дешифраторов и мультиплексоров УКЭМ, а низкий уровень сигнала на выходе управления 1 запрещает прохождение тактовых ! . импульсов на вход первого 4 счетчи-

1 ка опроса, О результате проведенной проверки позволяет судить сигнал на выходе

1698843 контроля блока 13 контроля числа связей, который управляет индикатором 17 контроля результата и формируется следующим образом. Код.числа

5 связей, количественное значение которого определялось выше, установленный на. выходе триггерной ячейки 80, сравнивается с кодом второго счетчика 77 числа сия-.åé, обнаруженных в ! испытуемом объекте. и первого счет— чика 76 числа связей, соцержащихся в цифровой матрице 15 памяти, но только тех, которые по коду адреса начала и конца связи, а также порядкового номера линии связи совпали с обнаруженными в испытуемом объекте. В случае совпадения уровней сигналов на согласующих входах элементов 81 и

82 равнозначности, на выходе контроля элемента 87 и в целом блока 13 контроля числа связей формируется сигнал низкого уровня, присутствие которого индицируется с помощью элементов 91 — 95 индикатора 17 кантро- 25 ля результата и позволяет судить о достоверности проведенной проверки испытуемого объекта и работоспособности устройства в целом.

Второй 3 и третий 24. элементы рав- 30 нозначности выполняют функцию логического элемента ИЛИ и кроме трансфор— мации сигналов, описанных ниже, осуществляют передачу сигналов для предварительной установки кода адреса. начала и конца проверяемой связи по

35 желанию оператора, т.е, выборочной проверки отдельных связей.

Был рассмотрен случай правильного выполнения электрического монтажа в испытуемом объекте, полной работоспособности УКЭМ и отсутствия сбойных ситуаций при проведении проверки по заданной программе.

Предположим, что обнаруживается связь, наличие которой в испытуемом объекте не предусмотрено (лишняя связь). На выходе блока 7 мульти— с плексоров и, соответственно, на первом входе первого элемента 11 рав50 ноэначности появляется сигнал высокого уровня, но аналогичный код адреса начала и конца связи по коду адреса порядкового номера связи от блока 13 контроля числа связей в .элементах 50 и 5! цифровой матрицы !5 па 55 мяти отсутствует, вследствие чего вы- сокий уровень сигнала на втором вхо- де первого элемента 1! равнозначности не Формируется, Следовательно, высокий уровень сигнала на выходе элемента 11 равнозначности и первом входе второго элемента И 14 Формирует на выходе второго элемента 14 И и третьем входе первого элемента 2 И низкий уровень сигнала, который запрещает прохождение тактовых.импульсов от генератора 1 на информационный вход первого счетчика 4 опроса. При этом свечение первого 12 и отсутствие такового у второго 16 индикаторов состояния связи указывает на наличие лишней связи в испытуемом объекте, а код адреса начала и конца обнаруженной связи дешифруется .. счетчиками-индикаторами и в буквенноцифровом виде индицируется на светодиодных индикаторах (на фиг.l связи не указаны) для регистрации оператором. Сочетания высоких и низких уровней сигналов на входах первого 12 и второго 16 индикаторов состояния связи являются кодом для определения лишней или недостающей связи в испытуемом объекте.

Выявление в процессе проверки испытуемого объекта недостающей линии связи происходит аналогичным образом, но высокий уровень сигнала формируется на втором входе первого элемента !1 равнозначности, После регистрации характера, кода адреса начала и конца ошибочной связи оператором, на второй вход второго элемента 3 равнозначности с выхода .Управления блока 6 запуска устройства поступает короткий единичный сиг.нал высокого уровня, изменяющий состояние кода адресного выхода первого счетчика 4 опроса на единицу млад

mего разряда в сторону увеличения, тем самым изменяется код адреса конца обнаруженной ошибочной связи и проверка испытуемого объекта продолжается. 3 блоке 6 запуска устройства

Формирование указанного сигнала на выходе управления осуществляется одноразовым нажатием кнопки 36 управления "Уст.2" и последующими одно- разовыми нажатиями кнопки управления

35 " Q" после регистрации любой обнаруженной .-шибочной связи.

Контроль работоспособности УКЭМ осуществляется за счет специально определенных для этой цели связей Г о -.

С о, входящих в состав шины данных блока 19 pemv&oàòoðoâ, которые не1698843

20 время действия этого сигнала перево-! дит элементы 50 и 51 памяти блока 15 посредственно подключаются к определенным информационным входам соответствующих мультиплексоров блока 7. В предлагаемом устройстве указанные связи соответствуют состоянию выходов дешифраторов блока 19 и соответствующих им мультиплексоров блока

7 при нулевом значении кода на адресных выходах второго 22 и первого 4 счетчиков опроса, т,е. в моменты в режим записи кода адреса начала и конца, соответствующей испытуемому объекту связи, при этом на адресных входах элементов памяти присутствует код порядкового номера связи, сформированный первым счетчиком 77 на . выходе второго коммутатора 89 блока

t13 контроля числа связей.

Л!

lt

P и встроенных портативных аккумуляторов для продолжительного хранения информации, а также манипуляции с любой из кнопок управления, входящей в состав УКЭМ, сопровождаются светодиодной индикацией,(элементы не указаны) .

Устройство для контроля электрического монтажа; содержащее блок коммутации испытуемого объекта, первый и второй индикаторы состояния контролируемой. связи, первый элемент равнозначности, блок мультиплексоров, блок дешифраторов, первый и второй счетчики опроса, генератор тактовых импульсов, вход которого подключен к первому входу первого элемента И, второй вход которого соединен с первым выходом управления блока запуска устройства, отличающееся тем, что, с целью расширения функциональных возможностей, повышения времени, определяющие включение то- 4 С включением УКЭМ в режим "Запись го или иного дешифратора или мульти- на информационном выходе блока 10

j:: ( плексора в работу от второго 20 и появляется сигнал низкого уровня, первого 8 коммутаторов. Отсутствие !5 который своим присутствием на втором ,:любой их этих связей или их сочета- входе второго элемента И 14 обеспе ние в любых других комбинациях со чивает проведение режима без останов связями испытуемого объекта опреде- ки. Проверка правильности выполнения ляет неисправность УКЭМ, а по адресу записи информации осуществляется по начала или конца связи легко опреде20 свечению индикатора 17 контроля реляется неисправный элемент. зультата, а также переводом УКЭМ в

Контроль за наличием или отсутст- режим "Контроль"„ когда источник инвием сбойных ситуаций любого вида, формации об испытуемом объекте стано возможных при проведении проверки ис- вится испытуемым объектом, Цля прове пытуемого объекта или записи инфор- 25 ки серийно выпускаемых изделий в каI мации в цифровую матрицу 15 памяти, честве элементов памяти блока 15 осуществляет блок 13 контроля числа могут быть использованы отдельные связей сравнением значений кодов блоки с ППЗУ, РПЗУ или гибкие магнит ч сла связей, обнаруженных в процессе .ные диски, соответствующие определен, проверки испытуемого объекта, первого 30 ному типу проверяемых изделий. счетчика 77 и числа связей, соответ- В предлагаемом УКЭМ ОЗУ, исполь.ствовавших данному испытуемому объек- зуемые в качестве элементов, памяти ту, второго счетчика 76 со значением блока 15, обеспечиваются совмещенкода триггерной ячейки 80 априори ным питанием от внешних источников известного числа связей, соответствующих данному испытуемому объекту, Свечение индикатора 17 контроля результата осуществляется тогда, и трлько тогда, когда все связи испыту| етого объекта соответствуют заложенно-„ му в него схемному решению, все элементы устройства работоспособны и в процессе проверки сбои в работе УКЭМ Ф î р м у л а и з о б р е т е н и я

ОтсgjTOTBQBBJIH э

Режим записи априори известной информации в элементы 50 и 51 памяти блока цифровой матрицы 15 памяти

УКЭМ выполняется аналогично режиму проверки, но при этом необходимо предварительно нажатием кнопки 56 управления блока 10 задания режимов установить режим "Запись". При этом на выходах управления блока 10 устанавливаются сигналы, уровни которых соответствуют режиму хранения информации в элементах памяти 50 и 51 блока 15. Наличие сигнала высокого уровня на информационном входе блока

10 от блока 7 мультиплексоров на

1698843 надежности и оперативности контроля, в него введены второй и третий элементы равнозначности, первый и второй блоки управления, первый и второй коммутаторы, первый и второй блоки задания программ проверки. блок задания режимов, цифровая матрица памя.ти, второй элемент И, блок контроля числа связей и индикатор контроля 10 результата, вход которого подключен к контрольному выходу блока числа связей, первый вход которого параллельно соединен с первым входом первого элемента равнозначности, входом первого индикатора состояния контролируемой связи, информационным входом блока задания режимов и информационным выходом блока мультиплексоров, второй вход параллельно соединен с входом второго индикатора состояния контролируемой связи, вторым входом первого элемента равнозначности и выходом цифровой матрицы памяти, третий вход параллельно соединен с вторым входом второго элемента И и информационным выходом блока задания режимов, а шина адресного выхода параллельно подключена к третьему адресному входу цифровой матрицы памяти, первый адресный вход которой параллельно подключен к шине адресного выхода первого блока задания программ проверки, второй адресный вход параллельно подключен к ши-.. не адресного выхода второго блока . задания программ проверки, а первый и второй входы управления подключены соответственно к первому -и второму выходам управления блока задания ре40 жимов, первый вход второго элемента

И соединен с выходом первого элемента равнозначности, а выход подключен к третьему входу первого элемента И, выход которого соединен с первым вхо- 45 дом второго элемента равнозначности, второй вход которого подключен к вто. рому выходу управления блока запуска устройства, а выход соединен с информационным входом первого счетчика опроса, вход управления которого параллельно соединен с первым входом управления первого блока управления, первым входом третьего элемента равнозначности и выходом управления перрого блока задания программ проверки, 5 . шина адресного выхода параллельно подключена к адресному входу блока мультиплексоров и первому адресному входу первого блока задания программ проверки, а информационный выход подключен к второму входу управления первого блока управления, шина адресного выхода которОго параллельно подключена к второму адресному входу первого блока задания программ, вход включения параллельно соединен с входом включения второго блока управления и выходом включения первого коммутатора, вход. включения которого соединен с четвертым выходом управления. блока запуска устройства, вход управления параллельно подключен к шине выхода управления первого блок% управления, шина первого выхода питания параллельно подключена к входу питания первого блока управления, а шина второго выхода питания параллельно подключена к входу литания блока мультиплексоров, информационный вход которого, вход блока коммутации и выход данных блока дешифраторов объединены шиной данных блока дешифраторов, адресный вход которого параллельно соединен с шиной адресного выхода втоI рого счетчика опроса и первым адресным входом второго блока задания программ проверки, второй адресный вход которого параллельно подключен к шине адресного выхода второго блока. управления, шина выхода управления которого параллельно подключена к входу управления второго коммутатора, шина второго выхода питания которого параллельно подключена к входу пйтания блока дешифраторов. а шина первого выхода питания параллельно подключена к входу питания второго блока управления, второй вход управления которого подключен к выходу управления второго счетчика опроса, информационный вход которого соединен с выходом третьего элемента равнозначности, второй вход котороГО подключен к третьему выходу управления блока запуска устройства, вход которого параллельно соединен с входом управления второго счетчика опроса, первым входом управления второго блока управления и выходом управления второго блока задания программ . проверки, 1б98843

1690843

A.

gnp.

° иы,г

I ! I

16ЧЙ843

Фиг, 7

l хл & f01, 1Г f3

169884:3

&15

Крл 15

1 ( (Ih98843

pgz. 10 РОГ 17

Юых кбл.

7У(1У,23) y,дzz) 1698843

Редактор Н.Нитев

Заказ 4395 Тираж Подписное

ВНИИА Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Составитель С.Иванов

Техред АЛравчук

+ Фб/Х.

ЯЬМФФ/3

g9, /Я

Корректор С.Шекмар