Устройство для контроля циклограмм

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля временных параметров работы объектов автоматизированных систем управления. Цель изобретения - повышение достоверности и надежности контроля циклограмм. Устройство содержит регистр 1 микрокоманд, счетчик 3 тактов, элемент ИЛИ 4 и группу каналов контроля, содержащих регистр 9, счетчик 10, задатчик 11 допустимых значений ошибки, коммутаторы 12-14, сумматор 15, схему 16 сравнения , одновибраторы 17-19, элемент ИЛИ 20. Сумматор 15 и регистр 9 образуют накапливающий сумматор. Устройство обеспечивает контроль длительности управляющих сигналов и использование допускового контроля . 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s G 05 В 23/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlQ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4744945/24 (22) 03. 10.89 (46) 30,12.91. Бюл. № 48 (72) Б.О.Сперанский, Г.Н.Тимонькин;

В.П.Улитенко, В.С.Харченко, Н.П.Благодарный и С.Н;Ткаченко (53) 621.396 (088,8) (56) Авторское свидетельство СССР

¹1003088,,кл. 6 06 F 11/10, 1983.

Авторское свидетельство СССР

¹ 813432, кл. G 06 F 11/00, 1981.

Авторское свидетельство СССР

¹ 1277114, кл. G 06 F 11/00, 1986. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИКЛОГРАММ (57) Изобретение относится к автоматике и вычислительной технике и может быть ис, >5g. 1702341 А1 пользовано для контроля временных параметров работы объектов автоматизированных систем управления. Цель иэобретения— повышение достоверности и надежности контроля циклограмм. Устройство содержит регистр 1 микрокоманд, счетчик 3 тактов, элемент ИЛИ 4 и группу каналов контроля, содержащих регистр 9, счетчик 10, задатчик

11 допустимых значений ошибки, коммутаторы 12-14, сумматор 15, схему 16 сравнения, одновибраторы 17 — 19, элемент ИЛИ

20. Сумматор 15 и регистр 9 образуют накапливающий сумматор. Устройство обеспечивает контроль длительности управляющих сигналов и использование допускового контроля. 4 ил.

1702341

Изобретение относится к автоматике и вычислительной технике и може быть использовано для контроля временных диаграмм работы объектов автоматизированных систем управления, Целью изобретения является повышение достоверности и надежности контроля циклограмм за счет контроля длительности управляющих сигналов и использования допусков при контроле.

Сущность изобретения состоит в вычислении для реализации каждого управляющего сигнала разности между суммой моментов времени его появления и времени его существования в процессе выполнения циклограммы с последующим сравнением полученной разности с ее априорным значением после выполнения циклограммы, Заключение о правильности формирования 1-го (i-1, К) управляющего сигнала в процессе выполнения циклограммы делается на основе проверки выполнения неравенства;

i(g «j g гц,) — T4 д <А (1)

l где:,, tij — сумма моментов времени на) чала действия 1-го управляющего сигнала в процессе выполнения циклограмм;, Р б) — суммарная длительность j-ro

i управляющего сигнала в процессе выполнения циклограммы;

Т д — априорное значение разности

i ij- : rij;

h — допустимое значение разности различия между апостериорным и априорным значениями разностей.

Нэ фиг. 1 приведена функциональная схема устройства; на фиг. 2 — пример реализации задатчика допустимых значений ошибки; на фиг. 3 — временная диаграмма работы устройства; на фиг, 4 — примеры ошибок, не обнаруживаемых известным устройством, Обозначения, принятые на фиг. 3-4, соответствуют нумерации на фиг. 1-2, Устройство содержит регистр 1 микрокоманд(с выходами 1,1-1.К), каналы 2,1-2,К контроля управляющих сигналов (К вЂ” число управляющих сигналов в циклограмме), счетчик 3 тактов, элемент ИЛИ 4, вход 5 сигналов микрооперации устройства, вход 6 синхронизации устройства, вход 7 окончания циклограммы устройства, выход 8 ошибки устройства, В каждом канале контроля управляющих сигналов имеется рециклограммы, При этом сигналом с выхода

1Л регистра 1 счетчик 10 открыт no V-входу и по заднему фронту импульса синхронизации его содержимое увеличивается на единицу, В процессе выполнения последующих микрокоманд циклограммы функционирование канала 2.! происходит аналогично до окончания формирования i-ro уп ра вл я ющего сигнала.

Если при записи очередной микрокоманды в регистр 1 сигнал на выходе 1л исчезнет, что соответствует факту окончания реализации i-ro управляющего сигнала, то возбуждается одновибратор 18. По сигналу с выхода одновибратора 18 обратный код

55 содержимого счетчика 10 через коммутатор

12 поступает на сумматор 15, Кроме того, на сумматор 15 поступает содержимое регистра 9 и единичный сигнал с выхода одновибратора 18. При этом из содержимого

30 гистр 9, счетчик 10, зэдатчик 11 допустимых значений ошибки, с первого по третий коммутаторы 12-14, сумматор 15, схема 16 сравнения, с первого по третий одновибраторы 17-19, элемент ИЛИ 20, информационный вход 21, выход 22 знакового разряда, выходы 23 информационных разрядов регистра. Сумматор 15 и регистр 9 образуют накапливающий сумматор.

Устройство работает следующим образом.

В исходном состоянии все элементы памяти устройства обнулены (цепи установки исходного состояния на фиг. 1 условно не показаны), Перед началом работы через вход 21 в регистры 9 каналов заносятся дополнительные коды. значений (- Таад). При

1 поступлении импульса на вход 6 синхронизации в регистр 1 записывается первая микрокоманда циклограммы и содежимое счетчика 3 увеличивается на единицу, Если, например, в первом такте формируется i-й управляющий сигнал, то на выходе 1,I регистра 1 появляется единичный сигнал, По переднему фронту этого сигнала возбуждается одновибратор 17. Сигнал с выхода одновибратора 17 открывает по первому управляющему входу коммутатор 12 и через элемент ИЛИ 20 поступает на вход синхронизации регистра 9. При этом сумматор 15 суммирует содержимое регистра 9 и содержимое счетчика 3. По заднему фронту сигнала с выхода одновибратора 17 результат суммирования с выхода сумматора 15 записывается в регистр 9.

При поступлении на вход 6 следующего импульса синхронизации в регистр 1 с входа

5 записывается очередная микрокоманда

1702341 регистра 9 производится вычитание содержимого счетчика 10. Сигналом с выхода элемента ИЛИ 20 результат (tl>- tl>) с выхода сумматора 15 заносится в регистр 9. После этого сигнал с выхода одновибратора 19 обнуляет счетчик 10.

Далее устройство функционирует аналогично изложенному выше алгоритму, Если в процессе выполнения циклограммы снова будет формироваться i-й управляющий сигнал, то в канале 2.l момент его возникновения и длительность фиксируется и обрабатывается аналогично изложенному выше алгоритму, После выполнения циклограммы в регистре 9 будет храниться код разности tij—

Tlj Тз д,j. Если этот код положительный, ! то сигнал с выхода 22 регистра 9 открывает коммутаторы 13 и 14 и на первый вход схе; мы 16 сравнения поступает код с выходов регистров 9, а на второй вход схемы 16 сравнения поступит код 4 с первого выхода задатчика 11, Если код разности отрицательный, то сигнал с выхода 22 регистра 9 открывает коммутаторы 13 и 14 таким образом, что на первый вход схемы 16 сравнения с выхода 22 регистра 9 поступает инвертированное значение информационных разрядов, а на второй вход схемы 16 ! сравнения поступает код 4 с второго выхода задатчика 11.

Таким образом, независимо от знака результата, полученного в процессе выполнения циклограммы, в каждом канале устройства проверяется выполнение неравенства (1).

При поступлении на вход 7 сигнала окончания циклограммы схемы 16 сравнения всех каналов открываются по управляющим входам, Если в каком-либо канале 2.i

Я161,К/устройства неравенство(1) не выполняется,то на выходе появляется сигнал ошибки, который через элемент ИЛИ 4 поступает на выход 8 устройства.

Формула изобре i ения

Устройство для контроля циклограмм, содержащее регистр микрокоманд, счетчик тактов, элемент ИЛИ и К каналов контроля, включающие первый одновибратор, накапливающий сумматор и схему сравнения, причем вход сигналов микроопераций устройства соединен с информационным входом регистра ми крокоманд, вход синхронизации устройства связан с входом синхронизации регистра микрокоманд и счетным входом счетчика тактов, с первого по К-й выходы регистра микрокоманд соерого соединен с втооы.с информационным

55 входом схемы сранения, счетный вход счетчика соединен с входом синхронизации устройства, а синхронный информационный вход накапливающего сумматора — с информационным входом устройства.

50 диненыс входами. первых одновибраторов соответственно, первого — К-го каналов контроля, вход окончания циклограммы устройства связан с управляющими входами схем сравнения всех каналов контроля, выходы схем сравнения с первого по К-й каналов контроля соединены с входами элемента

ИЛИ, выход которого является выходом ошибки устройства, вход окончания циклограммы подключен к входу сброса счетчика тактов, от л и ч а ю щ ее с я тем, что, с целью повышения достоверности и надежности контроля циклограмм, в каждый канал контроля введены счетчик, задатчик допустимых значений ошибки,. три коммутатора, второй и третий одновибраторы, элемент

ИЛИ, выход счетчика тактов соединен с первыми информационными входами первых коммутаторов всех каналов контрол4, i-й выход (i=1,K) регистра микрокоманд связан с входом второго одновибратора и с входом блокировки счетчика i-го канала контроля, инверсный выход которого подключен к информационному входу первого коммутатора

i-ro канала контроля, причем в каждом канале контроля выход первого коммутатора соединен с информационным входом накапливающего сумматора, выход первого одновибратора связан с первым управляющим входом первого коммутатора-и с первым входом элемента ИЛИ канала контроля, выход второго одновибратора соединен с вторым управляющим входом первого коммутатора, с входом разрешения суммирования накапливающего сумматора, с вторым входом элемента ИЛИ канала контроля и с входом третьего одновибратора, выход элемента ИЛИ подключен к входу синхронизации накапливающего сумматора, выход третьего одновибратора соединен с входом сброса счетчика, выходы информационных разрядов накапливающего сумматора связаны с прямыми и инверсными информационными входами второго коммутатора, выход которого подключен к первому информационному входу схемы сравнения, выход знакового разряда накапливающего сумматора соединен с управляющими входами второго и треть= о коммутаторов, первый и второй выходь: зсдатчика допустимых значений ошибки канала контроля соединены с первым и вторым информационными входами третьего коммутатора, выход кото1702341

1702341

f1 б t3 4 4

Фиг. 4

Составитель В.Воронков

Техред М.Моргентал Корректор Н.Ревская

Редактор 3.Слиган

Заказ 4542 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101