Преобразователь двоичного кода во временной интервал

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах преобразования информации, в частности в вычислительноуправляющих устройствах автоматики. Цель изобретения - расширение функциональных возможностей за счет обеспечения регулирования величины минимального дискрета преобразования. Преобразователь двоичного кода во временной интервал содержит первый 1 и второй 2 триггеры, генератор 3 импульсов,блок 4 регистров, первый 5 и второй 6 счетчики импульсов, элемент И 7, элемент И-НЕ 8, первый 9 и второй 10 формирователи импульсов, формирователь 11 кодовых последовательностей , третий 12 и четвертый 13 триггеры, третий формирователь 14 импульсов, делитель 15 частоты, первый 16 и второй 17 элементы ИЛИ, первый 18, второй 19 и третий 20 мультиплексоры, инвертор 21. первый 22 и второй 23 элементы ИЛИ-НЕ. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 М 5/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

О

ЬЭ

Ql (гд

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 . (61) 1376243 (21) 4752905/24 (22) 23.10,89 (46) 30.12,91. Бюл. М 48 (71) Ленинградский научно-исследовательский радиотехнический институт (72) В, А. Редько, А. Н. Судаков и А. Е. Тюля ков (53) 681.325(088.8) (56) Авторское свидетельство СССР

ЬВ 1376243, кл. Н 03 M 5/08, 1986. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах преобразования информации. в частности в вычислительноуправляющих устройствах автоматики, Цель

„.,5U,, 1702530 А2 изобретения — расширение функциональных возможностей за счет обеспечения регулирования величины минимального дискрета преобразования. Преобразователь двоичного кода во временной интервал содержит первый 1 и второй 2 триггеры. генератор 3 импульсов, блок 4 регистров, первый 5 и второй 6 счетчики импульсов, элемент И 7, элемент И вЂ” НЕ 8, первый 9 и второй 10 формирователи импульсов, формирователь 11 кодовых последовательностей, третий 12 и четвертый 13 триггеры, третий формирователь 14 импульсов, делитель 15 частоты, первый 16 и второй 17 элементы ИЛИ, первый 18, второй 19 и третий

20 мультиплексоры, инвертор 21, первый 22 и второй 23 элементы ИЛИ вЂ” НЕ. 5 ил.

1702530

Изобретение относится к автоматике и вычислительной технике., может быть использовано в системах преобразования информации, в частности в вычислительно-управляющих устройствах автоматики 5 и является усовершенствованием устройства по авт, св. СССР М 1376243.

Цель изобретения — расширение функциональных возможностей эа счет обеспечения регулирования величины минимального ди- 10 скрета преобразования, На фиг. 1 представлена функциональная схема преобразования двоичного кода во временной интервал; на фиг. 2 — функциональная схема формирователя импульсов; 15 на фиг. 3 — 5 — временные диаграммы, поясняющие работу преобразователя в различных ситуациях входного кода, Преобразователь двоичного кода во временной интервал (фиг. 1) содержит пер- 20 вый 1 и второй 2 триггеры, ге.нератор 3 импульсов, блок 4 регистров, первый 5 и второй 6 счетчики импульсов. элемент И 7, элемент И вЂ” НЕ 8, первый 9 и второй 10 фор«лирователи импульсов, формирователь1 25 кодовых последовательностей, третий 12 и четвертый 13 триггеры, третий формирова- тель 14 импульсов, делитель 15 частоты, первый 16 и второй 17 элементы ИЛИ, первый 18, второй 19 и третий 20 мультиплексо- 30 ры, инвертор 21, первый 2. и второй 23 эл ементы ИЛ И вЂ” Н Е, Формирователи импульсов (фиг. 2) выполнены в виде двух триггеров 24 и 25.

Преобразователь двоичного кода во 35 временной интервал (фиг,. 1) работает следующим образом.

На управляющий вход преобразователя (т.е. на второй вход второго формирователя

10 импульсов и на второй вход (R-вход) вто- 40 рого триггера 2) подается сигкал опроса в виде логической "1" (фиг. ". а), При этом разрешается изменение триггера 2 под воздействием сигналов ка его первом (счетном) входе. В формирователе 10 сиг- 45 нал опроса поступает на входы R-триггеров 24 и 25 (фиг. 2), разрешая изменение их состояния под воздействием сигналов нв их счетных входах, На другой вход формирователя 10, т.е, на счетный вход триг- 50 гера 24, поступают импульсы с выхода генератора 3 (фиг. Зе). После поступления сигнала опроса по срезу первого же импульса генератора 3 триггер 24 (формирователя 10) изменяет свое состояние, т,к, на 55 его входах J и К присутствует "1" с инверсного выхода триггера 25. На выходе триг- гера 24 появляется "1",* формируя фронт выходного импульса формирователя 10.

По срезу следующего импульса генератора 3 триггер 24 снова возвращается в первоначальное состояние, На выходе триггера

24 появляется "0", формируя срез выходного импульса формирователя 10. Перепад уровня сигнала из "1" в "0" с выхода триггера 24 поступает на счетный вход триггера

25, на вход J которого подан сигнал "1", а на вход К вЂ” сигнал "0". При этом в триггер 25 записывается "1". Логический "0" с инверсного выхода триггера 25 поступает на входы

„I и К триггера 24, запрещая в дальнейшем изменение его состояния под воздействием сигналов на счетном входе С. Таким образом, на выходе триггера 24, т.е. ка выходе формирователя 10, формируется импульс (фиг. Зб), длительность которого равна периоду Т повторения импульсов генератора 3, а фронт и срез жестко привязан к срезам соответствующих импульсов генератора 3, Импульс с выхода формирователя 10 поступает ка вторй вход (R-вход) второго счетчика 6 импульсов и сбрасывает его, На выходе счетчика 6 появляется "0" (фиг. Зв), который поступает на первый вход первого формирователя 9 импульсов, подготавливая его к работе. "0" с выхода счетчика 6 через инвертор 21 поступает на первые входы элементов ИЛИ вЂ” НЕ 22, 23, поддерживая на их выходах уровень "0" (фиг, 3п, р), Импульс с выхода формирователя 10 поступает также на первый вход (S) четвертого триггера 13, устанавливая его в единичное состояние.

Логическая "1" с выхода триггера 13 (фиг. 3y) поступает на управляющий вход мультиплексора 19, При этом мультиплексор 19 начинает пропускать на выход вместо выходного сигнала первого счетчика 5 импульсов (фиг. Зи) сигнал "1", поступивший на его второй информационный вход (фиг. Зк).

На информационный вход устройства. т,е. на вход формирователя 11 кодовых последовательностей, подается последовательный импульсный двоичный код по двум линиям связи в виде прямого и инверсного кодов. Единице кода соответствует наличие импульса на линии связи прямого кода и отсутствие импульса на линии связи инверсного кода. Код подается старшими разрядами вперед и имеет следующую структуру: младшие Й Разрядов — точная часть кода, старшие N разрядов — грубая часть кода, В формирователе 11 на первом выходе формируется серия импульсов (фиг. Зг), представляющих собой суммарную последовательность импульсов прямого и инверсного кодов. На втором выходе формируется прямой последовательный код, причем длительность его импульсов расширена до периода повторения импульсов, сформированных на первом вы1702530

45

55 б ходе формирователя 11. Расширение длительности импульсов прямого кода на втором выходе и задержка импульсов на первом выходе обеспечивает надежную запись кода в блок 4 регистров.

Прямой последовательный код с второго выхода формирователя 11 поступает на информационный вход блока 4 регистров и записывается в него под воздействием импульсов, поступающих с первого выхода формирователя 11 на тактовый вход блока

4, Одновременно счетчик 6 подсчитывает число импульсов на первом выходе формирователя 11, т.е. число, записанных в блок 4 разрядов кода. Как только в блок 4 поступает последний разряд кода, на выходе счетчика 6 появляется "1" (фиг. 3B). Этот сигнал через инвертор 21 поступает на первые входы элементов ИЛИ вЂ” НЕ 22, 23. снимая их блокировку.

Элементы ИЛИ вЂ” НЕ 23, 22 осуществляют контроль соответственно грубой и точной частей кода, записанного в блок 4, на равенство их нулю, Если грубая или точная часть кода равна нулю (на соответствующих выходах блока 4 присутствуют "0"), то на выходе соответствующего элемента ИЛИ—

НЕ 22, 23 появится "1". Соответственно при неравенстве нулю соответствующих частей кода на выходах элементов ИЛИ-НЕ 22, 23 присутствуют "О". При работе устройства возможны следующие ситуации: грубая и точная части кода равны О; точная часть кода равна О; грубая часть кода равна О.

Рассмотрим работу преобразователя в этих тоех слччаях.

Пусть грубая и точная части кода не равны О. Тогда на выходах элементов ИЛИ вЂ”,НЕ

22, 23 поддерживается "О" (фиг, 3 п, р), что не оказывает влияния на работу третьего и четвертого триггеров 12, 13.

"1" с выхода счетчика 6 (фиг, Зв) запуска ет формирователь 9, на выходе которого, аналогично формирователю 10, формируется импульс (фиг. Зд), фронт и срез которого жестко привязаны к срезам соответствующих импульсов генератора 3, Этот импульс через второй элемент ИЛИ 17 поступает на второй вход (R-вход) триггера 12, подтверждая его нулевое состояние (фиг. 3c). "О" с выхода триггера 12 поступает на первый

R-вход делителя 15, блокируя работу (фиг. Зж), и на управляющие входы мультиплексоров 18, 20. При этом мультиплексор 18 пропускает на выходы грубую часть кода, а мультиплексор 20 — импульсы генератора 3 (фиг. Зз).

Импульс с выхода формирователя 9 че.рез элемент ИЛИ 16 поступает также на вход записи счетчика 5 и счетный вход триг5

35 гера 2. По фронту импульса происходит запись грубой части кода в счетчик 5, на выходе которого появляется "1" (фиг, Зи), а по срезу импульса происходит запись в триггер 2 логической "1" (фиг. Зл), которая поступает на первый вход элемента И вЂ” НЕ

8, на второй вход которого поступает "1" с выхода мультиплексора 19. На выходе элемента И вЂ” НЕ 8 появляется "0" (фиг, Зм), который поступает на S-вход триггера 1, на

R-входе которого присутствует "1" (фиг, Зк).

Триггер 1 меняет свое состояние (фиг. Зн), формируя на выходе фронт импульса, длительность которого определяет длительность преобразуемого временного интервала, т.е. фронт выходного временного интервала. "1" с выхода триггера 1 поступает на первый вход элемента И 7, разрешая прохождение импульсов генератора 3 с выхода мультиплексора 20 (фиг, Зз) через элемент И 7 на вход вычитания счетчика 5 (фиг. 3o).

Код, записанный в счетчик 5, начинает считываться, Как только код считается, на выходе счетчика 5 появляется "О" (фиг. Зи), причем появление этого сигнала происходит по срезу импульса генератора 3, вызывающего обнуление счетчика 5. Перепад уровня сигнала с "1" на "0" на выходе счетчика 5 (фиг. Зи) формирует на выходе триггера 12 уровень "1" (фиг. 3c). Этот сигнал поступает на R-вход делителя 15 и на управляющие входы мультиплексоров 18, 20. При этом снимается блокировка с делителя 3, импульсы с выхода которого (фиг. 3 ж) начинают проходить на выход мультиплексора

20 (фиг. Зз}, а мультиплексор 18 пропускает на выходы точную часть кода с соответствующих выходов блока 4 регистров.

Появление "1" на выходе триггера 12 (фиг. 3c) запускает третий формирователь 14 импульсов, на выходе которого, аналогично формирователям 9, 10, формируется импульс (фиг. Зт), фронт и срез которого привязаны к срезам соответствующих импульсов генератора 3 (фиг. 3e). Этот импульс(фиг. Зт) через элемент ИЛИ 16 поступает на вход записи счетчика 5 и на счетный вход триггера 2. При этом точная часть кода с выходов мультиплексора 18 записывается в счетчик 5, на выходе которого появляется

"1" (фиг. Зи). Состояние выхода триггера 2 при этом не изменяется (фиг. Зл).

Импульс с выхода формирователя 14 (фиг. Зг) поступает также на счетный вход триггера 13, на выходе которого появляется

"1" (фиг. Зу) по срезу этого импульса, "1" с выхода триггера 13 поступает на управляющий вход мультиплексора 19, который начинает пропускать на свой выход сигнал, !

1702530

25

40 ных блоками 10, 6, 13, 19, 9 сигналов (фиг. 45

55 поступающий на его первый вход с выхода счетчика 5. Т,к. на выходе счетчика 5 в этот момент уже присутствует "1" (фиг..Зи), то состояние выхода мультиплексора 19 не изменяется — остается "1"(фиг. Зк).

Считывание точной части кода, записанной в счетчик 5. производится импульсами с выхода мультиплексора 20, который, в свою очередь, пропускает на свой выход сигнал с выхода делителя 15 (фиг. Зж, з). По окончании считывания кода на выходе счетчика 5 появляется "0" (фиг. Зи), который через мультиплексор 19 поступает íà R-вход триггера 1 и на второй вход элемента И-НЕ

8 (фиг. Зк). На выходе элемента И вЂ” НЕ 8 появляется "1" (фиг. Зм), которая поступает на S-вход триггера 1. Пр и этом триггер 1 формирует срез выходного временного интервала. Логический "О" с выхода триггера 1 (фиг. Зн) запрещает прохождение сигналов через элемент И 7.

Перепад уровня сигнала иэ "1" в "О" на выходе счетчика 5 (фиг. Зи) поступает также на счетный вход триггера 12,, который изменяет свое состояние на противоположное, "О" с выхода триггера 12 (фиг. Зс) блокирует работу делителя 15 (фиг. Зж), а также поступает на управляющие входы мультиплексоров 18, 20 и на второй вход формирователя

14. При этом мультиплексоры 18, 19 переходят в исходное состояние, По окончании преобразования с управляющего входа устройства снимается сигнал опроса, длитель|ность которого превышает максимально возможную длительность выходного временного интервала. "О" с управляющего входа устройства (фиг. За) поступает на R-вход триггера 2, блокируя его работу (фиг. Зл), На этом преобразоваwe заканчивается.

Рассмотрим случай, когда точная часть кода равна О.

В этом случае после подачи сигнала алроса (фиг. 4а) под действием сформирован4б, в, у, к, д) и записи кода в блок 4 (фиг. 4г) на выходе элемента ИЛИ-НЕ 22 появляется

"1" (фиг. 4п), которая через элемент ИЛИ 17 поступает на 8-вход триггера 12, поддерживая на его выходе "О" (фиг, 4с) и запрещая изменение его состояния под воздействием сигналов на счетном входе, а также на йвход триггера 13, обнуляя его (фиг, 4у) и запрещая изменение его состояния под воздействием сигналов на счетном входе.

"0" с выхода триггера 12 (фиг. 4с) блокирует работу делителя 15 (фиг, 4ж) и поступа° ет на управляющие входы мультиплексоров

18, 19. При этом мультиплексор 18 пропускает на входы rpy0ye част ь када с соответ5

15 ствующих выходов блока 4, мультиплексор

20 пропускает на выход выходной сигнал генератора 3 (фиг. 4 е, з), "О" с выхода триггера 13 (фиг. 4у) поступает на управляющий вход мультиплексора 19, при этом на выход мультиплексора 19 проходит сигнал с выхода счетчика 5, Аналогично ранее рассмотренному случаю на выходе формирователя 9 формируется импульс (фиг. 4д), поступающий через элемент ИЛИ 16 на вход записи счетчика 5 и на счетный вход триггера 2, По фронту этого импульса грубая часть кода с выходов мультиплексора 18 записывается в счетчик

5, на выходе которого появляется "1" (фиг. 4и), а по срезу импульса в триггер 2 записывается "1" (фиг, 4л). Логическая "1" с выхода счетчика 5 (фиг. 4и) через мультиплексор 19 поступает Hà R-вход триггера 1 и на второй вход И-НЕ (фиг. 4к), на первый вход которого поступает "1" с выхода триггера 2 (фиг. 4л), На выходе элемента И вЂ” НЕ 8 появляется "О" (фиг, 4м). Триггер 1 формирует фронт выходного временного интервала (фиг.4н)."1" с выхода триггера 1 разрешает прохождение импульсов генератора 3 с выхода мультиплексора 20 {фиг. 5е, з) через элемент И 7 на вход вычитания счетчика 5 (фиг. 4о).

Код, записанный в счетчик 5, начинает считываться. По окончании считывания на выходе счетчика 5 появляется "0" (фиг, 4и), который через мультиплексор 19 поступает на R-вход триггера 1 и на второй. вход элемента И-НЕ 8 (фиг. 4к). На выходе элемента

И-HE 8 появляется "1" (фиг. 4м). Триггер 1 формирует срез выходного временного интервала (фиг. 4н). "О" с выхода триггера 1 запрещает прохождение сигналов через элемент И 7 (фиг, 4о).

По окончании преобразования с управляющего входа устройства снимается сигнал "1" (фиг, 4а), При этом триггер 2 обнуляется (фиг. 4л), Рассмотрим случай. когда грубая часть кода равна О.

В этом случае после подачи сигнала опроса на управляющий вход устройства (фиг. 5а) и записи. кода в блок 4 (фи r, 4г) под действием сформированных блоками 10, 6, 13; 9, 19 сигналов (фиг. 5б, в, у, д, к) на выходе элемента ИЛИ вЂ” НЕ 23 появляется

"1" (фиг. 5p), которая поступает Hà S-вход триггера 12, устанавливая его в единичное состояние(фиг. Sc) и поддерживая это состояние в дальнейшем. "1" с выхода триггера

12 поступает на управляющие входы мультиплексоров18,20. При этом мультиплексор

18 пропускает на выходы точную часть кода с соответствующих выходов блока 4, э муль1702530

15 типлексор 20 пропускает на выход выходной сигнал делителя 15, Одновременно "1" с выхода триггера 12 поступает íà R-вход делителя 15, разрешая деление частоты выходного сигнала генератора 3.

"1" с выхода триггера 12 поступает на второй вход формирователя l4, на выходе которого формируется импульс (фиг. 5г). Поскольку появление "1" на выходе счетчика 6 вызывает установку триггера 12 в единичное состояние, то импульс на выходе формирователя 14 (фиг. 5т) совпадает с импульсом на выходе формирователя

9 (фиг. 5д), что обеспечивает высокую точность преобразования.

Импульс с выхода формирователя 14 (фиг. 5т) и совпадающий с ним импульс с выхода формирователя 9 (фиг. 5д) через элемент ИЛИ 16 поступает на вход записи счетчика 5 и на счетный вход триггера 2. По фронту импульса на выходе элемента ИЛИ

16 точная часть кода с выходов мультиплексора 18 записывается в счетчик 5, а по его срезу в триггер 2 записывается "1" (фиг. 5л).

Импульс с выхода формирователя 9 поступает также через элемент ИЛИ 17 на

R-вход триггера 12, который не изменяет состояния выхода, т.к. на его S-входе поддерживается сигнал "!".

Импульс с выхода формирователя 14 поступает также на счетный вход триггера l3 и изменяет его состояние. "0" с выхода триггера 13 (фиг. 5у) поступает на управляющий вход мультиплексора 19, который начинает пропускать на выход сигнал, поступающий на его первый вход, т.е. выходной сигнал счетчика 5.

При записи в счетчик 5 точной части кода на его выходе появляется "1" (фиг. 5и), которая после переключения мультиплексора 19 поддерживает на его выходе "1" (фиг.

5к). Этот сигнал "1" поступает íà R-вход триггера 1 и на второй вход элемента И-НЕ

8, на первый вход которого поступает сигнал с выхода триггера 2. После записи в триггер 2 логической "1" (фиг. 5л) на выходе элемента И вЂ” НЕ 8 появляется "0" {фиг, 5м) и триггер формирует фронт выходного временного интервала. "1" с выхода триггера 1 (фиг. 5н) разрешает прохождение импульсов делителя 15 (фиг. 5ж) с выхода мультиплексора 20 (фиг. 5з) через элемент И 7 на вход, вычитания счетчика 5 (фиг. 5с).

Код, записанный в счетчик 5, начинает считываться. flo окончании считывания на выходе счетчика 5 появляется "0" (фиг. 5и); который через мультиплексор 19 поступает на R-вход триггера 1 и на второй вход эле20

55 мента И вЂ” НЕ 8. На выходе элемента И-НЕ 8 появляется "1" (фиг. 5м). Триггер 1 формирует срез выходного временного интервала.

"0" с выхода триггера 1 (фиг. 5н) запрещает прохождение сигналов через элемент И 7 на вход вычитания счетчика 5 (фиг. 5о).

Перепад сигнала из "1" в "0" с выхода счетчика 5 (фиг. 5и) поступает также на счетный вход счетчика 12. Последний при этом не изменяет свое состояние, т.к, на его Sвходе присутствует "1" с выхода элемента

ИЛИ вЂ” НЕ 23 (фиг. 5р).

По окончании преобразования с управляющего входа устройства снимается сигнал опроса (фиг, 5а), при этом триггер 2 устанавливается в нулевое состояние.

Длительность выходного временного интервала устройства определяется как

t=KT+Lrl T, где Т вЂ” период повторения импульсов генератора 3;

К вЂ” число, соответствующее грубой части кода;

L — число, соответствующее точной части кода;

n — коэффициент деления делителя 3, Коэффициент деления делителя 15 устанавливается таким образом, чтобы дискрет формирования точной части временного интервала соответствовал максимальному значению длительности грубой части временного интервала плюс Т. Например, при числе разрядов счетчика 5 И=12 и разрядности грубой и точной части кода. равной 12, длительность временного интервала при

Т=1 мкс составляет ! груб,макс= КТ=(2 -1)Т=(2 — 1) 1=4095 мкс. и и

Дискрет формирования точной части временного интервала составляет (L=1) точн.мин

Тогда из условия ! груб.макс+Т=Еточн.мин или (2 — 1)Т+Т=п T следует, что коэффициент делителя 15 равен

A=2 =2 =4096

При таких значениях T N и и диапазон преобразования составляет тмакс,=(2 1)T+(2 — 1)T 2 = 1 6777,2 15мкс

Известное устройство имеет ограниченный диапазон преобразования, т.е. ограниченный диапазон выходных временных интервалов. Например, при периоде повторения импульсов генератора импульсов

Т=1 мкс и числе разрядов первого счетчика

N=12 максимальная длительность выходного временного интервала составляет тмакс=Т(2 — 1)=1 (2 1)=4095 мкс.

1702530

В предлагаемом устройстве диапазон преобразования расширен за счет введения точной части кода и при тех же условиях и,коэффициенте деления делителя частоты n=2 4096 тцак =Т(2 -1)+Т 2 "(2 — 1)=16777215 мкс, что в 4097 раз больше, чем в прототипе.

В то же время в предлагаемом устройстве наряду с расширением диапазона преобразования сохранена та же высокая точность преобразования, что и в прототипе.

Ф о р мул а из обре те н и я

Преобразователь двоичного кода Elo временной интервал по авт, св. М 1376243, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения регулирования величины минимального дискрета преобразования, в него введены третий и четвертый триггеры, третий формирователь импульсов, делитель частоты, первый и второй элементы ИЛИ-НЕ, первый и второй элементы ИЛИ, первый, второй и третий мультиплексоры и инвертор, вход которого подключен к выходу второго счетчика импульсов, а выход соединен с первыми входами первого и второго элементов

ИЛИ вЂ” НЕ, остальные входы которых соответственно объединены с соответствую.щими первыми и соответствующими вторыми информационными входами первого мультиплексора и соответственно подключены к соответствующим выходам первой и соответствующим выходам второй групп выходов блока регистров, выходы первого мультиплексора соединены с соответствующими информационными входами первого счетчика импульсов, первый управляющий вход которого подключен к выходу первого элемента ИЛИ, а выход

5 соединен с первым входом третьего триггера и с первым информационным входом второго мультиплексора, второй информационный вход и выход которого подключены соответственно к шине единичного

10 уровня и к первому входу первого триггера, а управляющий вход соединен с выходом четвертого триггера, первый вход которого подключен к выходу второго форМирователя импульсов, второй вход обье15 динен с первым входом первого элемента

ИЛИ и подключен к выходу третьего формирователя импульсов, а третий вход соединен с выходом первого элемента ИЛИ-НЕ и объединен с первым входом второго эле20 мента ИЛИ, второй вход которого объединен с вторым входом первого элемента ИЛИ и подключен к выходу первого формирователя импульсов, а выход соединен с вторым входом третьего триггера, третий вход кото25 рого подключен к выходу второго элемента

ИЛИ вЂ” НЕ, а выход соединен с управляющими входами первого и третьего мультиплексоров и с первыми входами делителя частоты и третьего формирователя импуль30 сов, второй вход последнего из которых объединен с первым информационным входом третьего мультиплексора и вторым входом делителя частоты и соединен с выходом генератора импульсов, выход дели35 теля частоты соединен с вторым информационным входом третьего мультиплексора, выход которого соединен с вторым входом элемента И, 1702530

170253О

Составитель Н.Капитанов <

Редактор М. Циткина Техред M.Mîðãåíòàë Корректор Т.Палий

Заказ 4551 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101