Устройство для кодирования сигналов изображения

 

Изобретение относится к связи и может быть использовано в телевидении, фотографии , видеотелефонии для передачи изображений по цифровым линиям связи со сжатием. Цель изобретения - уменьшение искажений изображения путем согласования параметров кодирования сигналов изображения со зрительным восприятием помех на разных уровнях яркости декодированного изображения. Устройство для кодирования сигналов изображения содержит дешифратор 1, аналого-цифровой преобра

COIC3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sIIs Н 04 N 7/12

ГОСУДАг СТВЕ1+4Ый КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPV: ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЪСТВУ (21) 4725375/09 (221 26.07.89 (46) 23.01.92, Бюл. N. 3 (71} Ленинградский институт авиационного приборостроег ия (72) В.M.Àðÿìêèí, Е,А.Бабенко и Г.M.Рафимоэ (53) F21.394. 14(08S.O) (56) Патент США М 4205341, кл. Н 04 А 7/12. 1980. (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ

СИГНАЛОВ ИЭОБРАЖБ Н11Я,„, Я2,„, 1707780 А1 (571 Изобретение относится к связи и может быть использовано в телевидении. фотографии, видеотелефонии для передачи изображений по цифровым линиям связи со сжатием. Цель изобретения - уменьшение искажений изображения путем согласования параметров кодирования сигналов иэображения со зрительным восприятием помех на разных уровнях яркости декодированного изображения. Устройство для кодирования сигналов изображения содержит дешифратор 1, аналого-цифровой преобра с !

i Q() ,О

1707780 адрес конечного элемента блока элементов иэображения. В результате работы счетчика

19 адреса вырабатываемый адрес подается как в блок 3 памяти, тэк и на сход первого компаратора 21, на второй вход которого поступает конечный адрес блока элементов сигнала иэображения. При совпадении адресов в первом компараторе 21 на его выходе вырабатывается сигнал, который, поступая на входы триггера 38, блока 10 управления и триггера 15, переводит их другие состояния. Триггер 15 пер ходит в такое состояние, что запрещается прохождение тактовых импульсов через элемент ИЛИ-И 18 r счетч; к 19, а также запрещается описывание элементов блока изображения иэ блока 3 памяти. Одновременно с разрешением считывания блока элементов изображения блока 3 памяти, сигнал разрешения с выхода триггера 15 поступает ча второй вход блока 43 г амяти и на второй вход блока 34 памяти, оазрешая запись сигнала в эти блоки.

Считыьаемый блок элементов изображения блока 3 памяти поступает одновремен,io в блок 43 памяти и блок 4 вычисления, вычислитель 44, в котором расСчитываются параметры блока элементов изображения среднее значение яркости Во и типовые градационные уровни В i и В;, которые записываются во блок 34 памяти. При выработке сигчала на выходе компаратора 21. т.е. в момент совпадения адреса считываемого блока элементов изображения и адреса конечного элемента слака элементов иэображения, триггер 38 под действием конечного элемента блока элементов изображения под дейст вием сигнала с выхода компаратора 2; перехс q<-, p z., Jp состсяч е что синал с его выхода обнуляет вычислитель 44 и разрешае считывание элементов блокэ злсменiов иэображения иэ блока 43 памяти и рассчитанных параметров блока элементов изображения из блока 34 памяти, При этом разрешение на счит вание информации проходит через элемент И 39 с триггера

40 блока 10 управления информация, поступающая на вход вычислителя 33 (иэ блока 43 . памяти и блока 34 -памяти), используется для вычисления бинарных параметров блока з iGMeHTQB иэображения, исходя из соотношений

F; =(1 при Xi >Bp

О при Хц Во, где Xi, — начение текущего элемента блока;

iI- o

Одновременно с разрешением считывания информации с блоков 43 и 34 гамяти этот же сигнал с выхода триггера 38, поступая на второй вход блока 31 памяти, разрешает запись рассчитанных бинарных параметров в блок 31 памяти. Одновременно сигнал блока элементов иэображения считывается из блока 43 памяти в блок 42 сравнения и в блок 27 выделения граничных элементов, Блок 43 сравнения фиксирует момент окончания обработки блока элемен;ов иэображения, выдавая по выходу(блока .- 42 сравнения) сигнал. переводящий триггер

I.

40 в другое состояние и обнуляющий вычислитель 33. Сигнал, выработанный триггером

40, поступая с его первого выхода на вход блока 42 сравнения, обнуляет его и одновре1„менно поступая на элемент И 39, запрещает прохождение управляющего сигнала через этот элемент И 39. В это же время сигнал с второго выхода триггера 40 являетгя;азрешающим для прохождения через

-С элемент И 39 сигнала разрешения списывания параметров кодированного сигнала изображения из блока 31 памяти. Этот сигнал считывае ся в блок 30 декодирования, где производится восстачовление элемен2 тов обработанного блока элементов иэображения. Считанная из блока 31 памяти информация используется для декодирования блока элементов изображения согласно алгоритма, задаваемого формулой

УЦ = Г!)В2 + Р!)В2, где Yi — значение декодированных элементов. Под действием синхроимпульсов декодированные элементы поступают на первый вход вычислител 29 нг третий вход которо,.- го поступают элементы исходного блока. д сформированного в блоке 43 памяти. Алгоритм работы вычислителя 29, о",ределяющегс ошибку декодирор .;, .я имеет вид

40, д =,>, (Yi - Xi ) Вычисленная ошибка постугает на первый вход компаратора 36 блока

8 сравнения. На второй вход компаратора

35 поступает сигнал порога сравнения, который формируется следующим образом.

Сформированный блок элементов изображения с выхода блока 43 памяти. списывается в блок 27 выделения граничных элементов. Сигнал выделенных элементов, находящихся на границе блока (де в основ50 ном сосредоточены неправильно декодированные элементы), поступает на первый вход вычислителя 28, который реализован на процессоре 3ВМ "Электроника 60". В этом вычислителе 28 рассчитывается рас55 пределение яркости элементов границы сформированного блока путем определения числа элементов, попавших в область яркости: белое и черное, серое. Вычисленные значсния элементов, в виде сигналов с выходов вычислителя 28, подаются на входы формирователя 13 уровня сравнения, в ко1707780 тором формируется сигнал, про«с рцио«Bëüнл1й отношению числа;"1ел1ентов, выделснных на границе, !ринадлежащ«х оЬ!асти "сер >го" относительно области "белое и черное". При л1еньшем числе элементов. принадлежащих области "серое" в кг fBcTBc уровня сравнения берется отношение значений вег!ичин, попавших в область оое" 1 область "белое и чгрное В «poTl Bfo случае бе„ется величина обоатная догог!нительнсл1у коду. Сформированный

-",Bï гированнь!й уровень (nopor) сравнения пода,. "- второ,! вход компаратора 36, на псьг.!й вход к ., -. г!одается ьеличина оши!к.1 декодировгчиг, сфорл"..,"ованного в л оке 43 па ля-.и блока элементов изображения. Если величина ош«бки декод1рования не превышает порога сравнения, учитываюц,его зрительное вссприятие искаженных

3!!ементг!в бл ка, тогда с перeoro выхода компгратор» 36 поступает сигнал на вход триггера 37, который вь!рабаты aeT сигнал, раэрешающли прохождение инфэрл1гционногс сигнала через блок элементов И 45, 3тот же сигнал с первого выхода компаратора 36 разрешает описывание рассчитанных пар метрсв из блоксв 34 и 31 памяти, >.ти п,",зм;1Уь Kодирг,ьа vÿ через блок элел ент.-„" 1 4з; среда ются в фо"л1ирЭBBTBль, ПРЕДСтэгг»ЮЩ .1й СС; Зй! РЕГИС1Р .ДВ«га, !13

К . С О; Г 0 Г ". Д Д !.»! Ы И ., T B K T «P . f O !.f «X 1 МПУЛЬСОВ Сф: .л: 1P".,r BÍ«Ь!! Cf.: BB ПС.-,тУПаст я Kaчa сгяэи. Одноврел!енно с.!гнал с пер.Эг: в хгд:; компгра-.сpa- " . floeò! !гет на .-o. Эле.: --о vl ."!, !la г;-,:гpг.:ор "-" н-а лел1снт .а И 17. Е реayn:-.ате работы

"-.,;:: r,лок в рззс ii, сTcÄ c: :.гч! °: на4BBьУ.. Э B „ .Ca СЛЕ /Ю цв. (.".а Э: =Л! Н оа изобр.,: P 4 лс а 3 са 1lT«. Это г!Голзвод T" лаго аp. pa -р шгюще!лм сигналу действующе-л по в:.оду б-iovа элем нт; в И 17, раэреш."юц е.1х „f-оoкождение предыд»шего зу; ения адре=а из ре. !стра

20 г, счетчик 19. Предыдущий конечный адрег. блока элементов изображения станов«тся начальны1л гдресом нового блока элементов и;:обргжения. Из генератора 24 через ",f!cf элементов И 23 в регистр 20 эаг. ct.fBBpTcR кпн чуt(f! адрес новогг блока

3, ементов и-;с"- жения. ЭТОТ же сигнал с первого выхода компарзторг 36, поступающий чег гз элементы ИЛИ 22 и 14 переводлт

1pf ep 15 в такое состояние, что разрешастс и дача тактовых импульсов через зле лен. ЛИ-И 18 в счетчик 19 и азрешается спис вапне очередного блока элементов иэображения из блсKa 3 пама и, Сигнал с г ыхода элемента ИЛИ 22, поступая íà входы триггеров 38 и 40, пгреводит 1х в исходное состояние, а си нал, оос-упающий на

Ъ

55 вход блока 27 выделения граничных элементов и вычислителя 28, обнуляет эти блоки и приводит их в исходное состояние. после чего работа устройства повторяется до тех пор, пока не будут сформированы параметры кодирования последнего блока элементов. 8 случае же невыполнения условий сравнений в компараторе 36, сигнал с второго выхода компаратора 36 через элемент

ИЛИ 22, поступая на вход триггера 15, переводит его в такое состояние, что разрешается прохождение тактовых импульсов через элемент ИЛИ-И 18 в счетчик 19. а поступая на третий вход блока 3 памяти, разрешает считывание из этого блока информации. Сигнал же, поступающий на блок элементов И 17, не разрешает считывание начального адреса в счетчик 19, который остается прежним для блока элементов изображения. Конечный адрес этого же блока элементов перестраивается в пределах. регулируемых регистром 26. При невыполнении условий сравнения на блок элементов И

25 поступает разрешающий сигнал и с регистра 26 скорректированный конечный адрес блока алел" ентов иэображения в регистр 20.

Поэтому списывание блока начинается с прежнего адреса блока. а окончание формирования б, ova — по конечному скорректировгчному адресу, сформированному в гегистр. 20. Регистр 26 осуществляет корректировку конеч! эго адреса блока по псевдослучайному закону. Период гсевдослу гйности выбран очень большим путем выбора cooTBeTcтвующего числа ячеек регистра 26 сдвига, что обеспечивает многокр тную пеоестро Kó конечного адреса б" эка.

Формула изобретения

Устройство для кодирования сигналов изображения, cîäåðæàùåå последовательно соединенные дешифратор, аналого-цифровой преобразователь (АЦП), блок памяти, блок вычисления типовых уровней яркости. блок вычисления бинарных параметров, декодер и формирователь кодовых слое, а также блок сравнения, первый и второй выходы которого соединены соответственно с первым и BTopt.ì управляющими входами формирователя сигнала записи/считывания, первый выход которого соединен с первым управляюшим входо л блока управления, второй выход формирователя сигнала записи/считывания соединен с входом считывания блока памяти и с входами записи блока вычисления типовых уровней яркости и блока вычисления бинарных параметров, второй выход которого соединен с соответствующим входом формирователя ко170 1К0

l0 довых слов, третий выход блока сравнения соединен с управляющим вхэдсм формирователя кодовых слов и первыми входами считывания блока вычисления бинарных параметров и блока декодирования, другой выход которого соединен с первым входом блока сравнения. второй выход которого соединен с входом установки е исходное состояние блока декодирования. к третьему управляющему входу формирователя сигнала записи/считывания подключен выход кадрового синхроимпульса цешифратора, другой выход которого соединен с управляющим входом синхронизатора, выход которого соединен с тактовыми входами АцП, блока вычисления типовых уровней яркости, блока памяти, блока вычисления бинарных параметров, блока декодирования, формирователя кодовых слов и формирователя сигнала записи/считывания, третий выход которого сОединен с входом записи блока памяти, адресные выходы — с адресными . ходами блока памяти, а четвертый выход формирователя сигнала записи считывания соединен с входом установки в исходное состояние блока управления, первый и второй выходы которого соединень! с входом считывания и с входом обнуления блока вычисления бинарных параметров, третий выход блока управления подсоединен к входу считывания блока вы5 числения типовых уровней яркости и к входу записи блока декодирования, к второму входу считывания которого подключен соответствующий выход блока управления. второй выход блока вычисления типовых уровней

10 яркости соединен с соответствующими входами блока вычисления бинарных параметров, блока управления и блока декодирования. о т л и ч а ю щ е е с я тем. что, с целью уменьшения искажений иэо15 бражения путем согласования параметров кодирования сигналов изображения со зрительным восприятием помех на разных

ypcвнях яркости между вторым выходом блока вычисления типовых уровней и вто20 рым входом блока сравнения введены последовательно соединенные анализатор и формирователь уровня сравнения, при этом вход обнуления анализатора соединен с четвертым выходом формирователя сигнала

25 записи/считывания, а к тактовым входам анализатора и формирователя уровня сравнения подключен выход синхронизатора.

&и &ока Ф

&ай од& 11 Qv Гл. l0 ал д л.5

1707780

fbi 7

От &.Я

А.Л

/(&5,бж,)г

Фиг8

Om an

p3icm8R

0m А.8 0m &11

Фиг.Ю

Составитель В.Е вдокимова

Техред М,Моргентал Корректор С.Шевкун

Редактор Г.Гербер

Заказ 276 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат Патент", г. Ужгород, ул.Гагарина, 101