Устройство для контроля дискретного канала связи

 

Изобретение относится к электросвязи. Цель изобретения - сокращение време- .ни контроля. Устр-во содержит генератор 1контрольно-испытателы^ого сигнала, цифровой линейный тракт 2. выделитель 3 тактовой частоты, блок 4 формирования эталонной импульсной последовательно^ сти, формирователь 5 сигналов ошибки, блок 6 управления, счетчик 7 общего числа ошибок, блок 8 задержки, элементы 9-1...9-п совпадения, счетчики 10-1...10-п смежных ошибок, блок 11 вычислений и блок 12 индикации. Выполненный в виде регистра сдвига блок 8 обеспечивает подсчет каждым 1-м счетчиком 10 числа смежных ошибок длины от

союз советских социАлистических

РЕСПУБЛИК I (19> О ц (яц Н 04 В 3/46

ГбсудАРствен1ый комитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Q1)4843893/09 (22) 04.04,90 (46) 30.01,92, Бюл. N 4

Pt) Харьковский политехнический институт им. 8.ИЛенина

P2} A,П.Давиденко, Л.в.константинова и Ю.Е.Андревв (53) 621.391.154(088.8) (M} Авторское свидетельство СССР

В 1177920, кл. и 04 В 3/46, 1984. (щ устйойствО для контРоля дискРЕТНОГО.КАКАЛА СВЯЗИ (57) Изобретение относится к электросвязи. Цель изобретения — сокращение времени контроля, Устр-ао содержит генератор 1 контрольно-испытательного сигнала, цифровой линейный тракт 2, выделитель 3 тактовой частоты, блок 4 формирования эталонной импульсной последовательно. сти, формирователь 5 сигналов ошибки, блок 6 управления, счетчик 7 общего числа ошибок, блок 8 задержки, элементы 9-1...9-п совпадения, счетчики 10-1...10-п смежных ошибок, блок 11 вычислений и блок 12 индикации. Выполненный в виде регистра сдвига блок 8 обеспечивает подсчет «аждым 1-м счетчиком 10 числа смежных ошибок длины от (1+1) до л, а блок 11 вычислений определяет число смежных ошибок различной длины. 1 ил.

1709543

Известно устройство для контроля качества дискретных каналов связи, содержа- 10 щее последовательно соединенные блок согласования, блок выявления ошибок, 30 элемент задержки. Выход элемента ИЛИ че-. 40

50 ношения числа смежных ошибок к числу одиночных ошибок. 55

Наиболее близким по технической сущ- .

Изобретение относится к электросвязи и может быть использовано для автоматического измерения статистических характеристик дискретных каналов связи в широком диапазоне частот.

Цель изобретения — сокращение времени контроля импульсных последовательностей с различными тактовыми частотами. блок выявления смежных ошибок, счетчик смежных ошибок, второй вход которого соединен с выходом счетчика одиночных ошибок, первый и второй вхоДы последнего соединены соответственно с выходом блока выявления ошибок и выходом датчика сигналов сброса. Устройство содержит также последовательно соединенные блок управления, блок деления, первый дешифратор, первый блок ключей и блок индикации, последовательно соединенные второй дешифратор и второй блок ключей, выходы которого соединены с соответствующими входами блока индикации. Вход блока управления объединен с вторым входом счетчика одиночных ошибок, дополнительный выход которого и выход счетчика смежных ошибок соединены соответственно с первым и вторым сигнальными входами блока деления, выход которого соединен с входом второго дешифратора, Блок выявления смежных ошибок состоит из элемента И, элемента ИЛИ, а также первого и второго элементов задержки при этом первый вход элемента И соединен с выходом блока выявления ошибок непосредственно, а второй вход — через первый рез второй элемент задержки соединен с вторым входом элемента ИЛИ, первый вход которого соединен с выходом элемента И.

В данном устройстве реализована возможность сокращения времени контроля качества дискретных каналов связи за счет автоматического вычисления показателя группирования ошибок и отображения на блоке индикации, Недостатком этого устройства является ограниченность функциональных возможностей, которые сводятся к определению показателя группирования ошибок как отности к предлагаемому является устройство для измерения коэффициента ошибок в цифровых системах передачи, содержащее на передающей стороне генератор конт15

20 рольно-испытательного сигнала, выход которого является входом цифрового линейного тракта, а на приемной стороне— последовательно соединенные выделитель тактовой частоты, блок управления и счетчик общего числа ошибок, последовательно соединенные блок формирования эталонной импульсной последовательности и формирователь сигнала ошибки, второй выход выделителя тактовой частоты подключен к первому входу блока формирования эталонной импульсной последовательности, второй вход которого и вход выделителя тактовой частоты объединены с выходом цифрового линейного тракта. Выход блока формирования эталонной импульсной последовательности подключен к первому входу формирователя сигнала ошибки, второй вход которого соединен с третьим выходом выделителя тактовой частоты. Третий вход формирователя сигнала ошибки объединен с выходом цифрового линейного тракта, а выход формирователя сигнала ошибки подключен к второму входу счетчика общего числа ошибок. Устройство содержит также три счетчика, три элемента запрета, три элемента задержки и два элемента совпадения, Выход формирователя сигнала ошибки подключен к входу первого элемента задержки, выход которого подключен к первому вход первого элемента запрета, второй вход и выход которого соединены соответственно с выходом формирователя сигнала ошибки и с первым входом первого счетчика.

Выход первого элемента запрета подключен к объединенным первому входу второго элемента. запрета и входу второго элемента задержки, выход которого подключен к первому вхоцу первого элемента совпадения, выход . торого подключен к первым входам втг.с .го счетчика, третьего элемента запрета и входу третьего элемента задержки. Выход последнего подключен к первому входу второго элемента совпадения, выход и второй вход которого соединены соответственно с первым входом третьего счетчика и выходом третьего элемента запрета, второй вход которого соединен с вторым входом первого элемента совпадения и выходом второго элемента запрета, второй вход которого соединен с выходом формирователя сигнала ошибки.

Второй выход блока управления подключен к вторым входам первого, второго и третьего счетчиков.

На вход первого счетчика устройства поступают одиночные ошибки и первые импульсы смежных ошибок. На вход второго

1709543 счетчика пропускаются только сдвоенные смежные ошибки, когда оси существуют.

Третий счетчик служит для регистрации третьих импульсов смежных ошибок и т,д.

Результаты, зафиксированные в третьем счетчике, представляют собой статистический ряд накопленных частот распределения длины смежных ошибок, Однако затруднено использование устройства для контроля каналов связи, работающих на различных частотах, что связано с необходимостью выбора и установки соответствующего данной тактовой частоте времени задержки первого, второго, третьего и т.д. элементов задержки.

Цель изобретения — сокращение времени контроля импульсных последовательностей с различными тактовыми частотами.

Для достижения поставленной цели при статистическом анализе импульсных последовательностей с максимальной длиной смежной ошибки п блок задержки, состоящей из и элементов задержки, выполнен в виде регистра сдвига. Выходы 1 — и элементов задержки подключены к входам 1 — и элементов совпадения, выходы которых соединены с соответствующими входами и счетчиков смежных ошибок. В устройство введены блок вычисления и блок индикации. При этом информационный вход блока задержки соединен с выходом формирователя сигнала ошибки, а вход синхронизации — с выходом блока управления. Вход счетчика общего числа ошибок и первые входы 1-и элементов совпадения обьединены с выходом формирователя сигнала. ошибки, вторые входы 1-и элементов совпадения подключены к первому выходу блока задержки, третьи входы 2-п элементов совпадения подключены к второму выходу блока задержки и т.д., n-й вход и-го элемента совпадения подключен к л-му выходу .блока задержки. Выход каждого из и элементов совпадения соединен с первым входом соответствующего счетчика смежных ошибок, вторые входы л счетчиков смежных ошибок объединены с выходом блока управления.

flo результатам, накопленным в счетчике общего числа ошибок и в и счетчиках смежных ошибок, в блоке вычисления определяются с помощью простых арифметических выражений. параметры распределения смежных ошибок различной длины.

Применение регистра сдвига в качестве линии задержки обеспечивает работоспособность устройства на любой тактовой частоте, что позволяет использовать его для контроля качества канала связи в широком диапазоне частот. Время задержки каждого из и элементов задержки определяется дли5

55 тельностью тактового интервала, что позволяет сократить время контроля, канала связи на различных частотах за счет отсутствия дополнительной настройки на фиксированных частотах.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для контроля качества дискретных каналов связи содержит на передающей стороне генератор 1 контрольно-испытательного сигнала. нэ приемной стороне — выделитель 3 тактовой частоты, блок 4 формирования эталонной импульсной последовательности, формирователь 5 сигнала ошибки, блок 6 управления, счетчик 7 общего числа ошибок, блок 8 задержки, ri эeл еeм еeнHтTо в s 9 9 сGоoв п а д еeнHи я, и счетчиков 10 смежных ошибок, блок 11 вычисления и блок 12 индикации, Передающая и приемнзя стороны соединены цифровым . линейным трактом 2.

Выход генератора 1 контрольно-испытательного сигнала, соединен с входом циф-, рового линейного тракта 2, выход последнего соединен с входом выделителя

3 трактовой частоты, третьим входом формирователя 5 сигнала ошибки и вторым входом блока 4 формирования эталонной импульсной последовательности. Первый выход выделителя 3 тактовой частоты соединен с входом блока б управления, второй выход — с первым входом блока 4 формирования эталонной импульсной последовательности, третий — с вторым входом формирователя 5 сигнала ошибки. Выход блока 4 формирования эталонной импульсной последовательности соединен с первым входом формирователя 5 сигнала ошибки, выход которого соединен с вторым входом счетчика 7 общего числа ошибок, информационным входом блока 8 задержки и объединенными первыми входами и элементов 9 совпадения. 1-й выход блока 8 задержки, где

1= 1,2,...,n, соединен с объединенными (1+1)входами элементов 9 совпадения. выходы и элементов 9 совпадения соединены с первыми входами соответствующих и счетчиков

10 смежных ошибок, выход блока 6 управления соединен с первым входом счетчика 7 общего числа ошибок, входом синхронизации блока 8 задержки и объединенными вторыми входами и счетчиков 10 смежных ошибок. Выходы последних и выход счетчика 7 общего числа ошибок соединены G соответствующими входами блока 11 вычисления, выход последнего соединен с входом блока 12 индикации.

Устройство работает следующим образом.

1709543

Испытательный цифровой сигнал с выхода генератора 1 подается на вход цифрового линейного тракта 2, с выхода которого поступает на третий вход формирователя 5 сигнала ошибки. На первый вход последнего подается с выхода блок 4 формирования эталонной импульсной последовательности периодическая последовательность импульсов, синхронных и синфазных, с контрольным цифровым сигналом. Выделитель 3 тактовой частоты осуществляет выделение из входного сигнала тактовой частоты и управляет работой соответствующих элементов. На выходе формирователя 5 сигнала ошибки формируются сигналы ошибок, которые подсчитываются счетчиком 7 общего числа ошибок и поступают на вход блока

11 вычисления, Импульсы ошибок поступают также на информационный вход блока 8 задержки и первые входы 1-и элементов 9 совпадения. На вторые входы 1-и элементов

9 совпадения поСтупают с первого выхода блока 8 задержки задержанные на один такт импульсы ошибок, На третьи входы 2-п элементов совпадения поступают с второго выхода блока 8 задержки импульсы ошибок, задержанные на два такта и т.д. Гаким образом, нз вход счетчика 10-1 смежных ошибок поступают вторые и все последующие импульсы смежных ошибок, на вход счетчика 10-2 смежных ошибок пропускаются третьи и ace последующие импульсы смежных ошибок и т.д„счетчик 10-и смежных ошибок регистрирует смежных ошибки длиной и. Результаты Х1, Xz,..., Хь.... Ко+1, зафиксированные в счетчиках, могут быть представлены в общем виде следующим образом;

Х1- $ (т -(Н)), где I = 1. n+1; ໠— длина k-й смежной ошибки; при гп» w1-1 р»-(-1)=0.

Информация с выходов счетчиков в па:«, лчельном коде поступает на соответству: щие входы блока 11 вычисления, в котором осуществляется подсчет числа смежных сшибок различной длины и других возможных параметров распределения ошибок.

Число смежных ошибок различной длины определяется выражением

Y> - Xi -.2Хи1 + Хн-г, где 1

Xt — содержимое i-го счетчика.

Результаты расчета отображаются блоком 12 индикации.

По сравнению с базовым обьектом ис5 пользование предлагаемого изобретения обеспечивает существенное сокращение времени контроля и простоту аппаратурной реализации операции настройки элементов задержки на различную тактовую

10 частоту.

Формула изобретения

Устройство для контроля дискретного канала связи. содержащее на передаче генератор контрольно-испытательного сигна15 ла, а на приеме — n элементов совпадения, псчетчиков смежных ошибок,,последовательно соединенные выделитель тактовой частоты, блок управления и счетчик общего числа ошибок и последовательно соединен-, 20 ные блок формирования эталонной импульсной последовательности, формирователь сигналов ошибки и блок задержки, каждый из и выходов которого через соответствующий элемент совпадения подключен к пер25 вому входу соответствующего счетчика смежных ошибок, вторые входы которых соединены с вторым вьгходом блока управления, причем второй и третий выходы выделителя тактовой частоты подключены

30 соответственно к первому входу блока формирования эталонной импульсной последовательности и к второму входу формирователя сигналов ошибки, выход и третий вход которого соединены соответственно с

35 вторым входом счетчика общего числа ошибок и с вторым входом блока формирования эталонной импульсной последовательности, соедйненным с входом выделителя тактовой частоты, о т л и ч а ю щ е е с я тем, что, 40 с целью сокращения времени контроля, в него. введены последовательно соединенные блок вычислений и блок индикации, а блок задержки выполнен в виде и-разрядного регистра сдвига. при этом выход счет45 чика общего числа ошибок и выходы счетчиков смежных ошибок подключены к соответетвующим входам блока вычисле-. ний, а первый выход блока управления подключен к входу синхронизации блока

50 задержки, каждый 1-й выход которого-подключен к (I+1)-м входам элементов совпадения с i-ro no n-й, первые входы которых соединены с выходом формирователя сигналов ошибки. причем i 1,п,