Jk-триггер

 

(19) (и) СОЮЗ СОВЕТСКИХ

COllNAAMCTN lECKNX

РЕСПУБЛИК (si)s H 03 К 3/286

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР. ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К -АВТОРСКОМУ СВИДЕТЕВЬСТВУ (21) 4771444/2-1 (22) 19..12..89 . (46) 15.02.92; Бюл; f4 6 (71) Особое конструкторское бюро ."Миус" при Таганрогском радиотехническом институте им. 8.Д,Калмыкова и Специальное конструкторское бюро Производственного объедийения "Элькор" (72) Ю.И.Роговов. Г.А;Мустафаев, А.В.Герула и Н.И.Чернов (53) 621,374 (088.8) (56) Спраеочйик по полупроводниковым приборам под ред. Горюнова Н.Н. M.: Энергия, 1976, с."515-516.

Алексеенко А.Г. и Шагурин П.И. Микросхемотехника, М.: Радио и связь, 1982, с. 187, рис;4.24, Изобретение относйтся к импульсной технике и может быть использовано в составе БИС-систем сбора и обработки информации, в качестве функционального элемента посл едовательностных устройств.

Известен интегральный IK-триггер, содержащий 22 и-р-и и шесть многоэмиттерных трайзисторов, устройство производит запись информации по фронту тактового импульса.

Недостатком устройства ЯВЛЯютсЯ большие апнаратурные затраты, требуемые для реализации узстройства, и низкое быстродействие.

Меньшие аппаратурные зат аты требуются для реализации тактируемого IK-триггера, содержащего 10 и-р-и и четыре многоэмиттерных транзисторов. схема содержит меньшее число межэлементных свя(54) 1К-ТРИ ГГЕ Р (57) Изобретение относится к импульсной технике и может быть использовано в составе БИС-систем сбора и обработки информации,. в .качестве функционального элемента последовательных устройств. Цель|о изобретения является увеличение надежности и уменьшение потребляемой мощности. IKтриггер содержит основной триггер и дополнительный триггер, который содержит десять резисторов, десять диодов Шоттки и шесть транзисторов. Введение десяти диодов Шоттки позволяет увеличить надеж- 4 ность и уменьшить потребляемую мощность за счет того, что основной триггер представляет собой тактируемую схему сравнения величин входных токов, значения которых адекватны соответствующим комбийациям входных сигналов. 1 ил. зей. IK-триггер построен с использованием статно-динамического принципа. На входе

RS-триггера находятся два управляемых I- u

К-сигнала и разностные элементы.

Недостатком устройства являются жесткие требования, предъявляемые к фронтам тактового импульса. При %р > «(где t- длительность импульса, формируемого на выходе разностного элемента) на выходе разностного элемента управляющий импульс не формируется «i схема" перестает работать. Следовательно, на входе триггера необходимо. дополнительно устанавливать формирователь тактовых импульсов, так как стандартная максимальная для ТТЛ и ТТЛ Ш серий длительйость тф-(100-150) нс, но в данном случае недопустима..

Наиболее близким к изобретению является IK-триггер, состоящий из основного и

1713091 дополнительного триггеров, между которыми находятся ключи, разрешающие по тактовому сигналу перезапись информации.

Дополнительный триггер представляет собой RS-триггер, Основной триггер содержит 11 транзисторов и 10 резисторов, схема имеет достаточно большое число межсоединений.

Недостатком устройства являются большие аппаратурные затраты, требуемые для реализации основного триггера.

Целью изобретения является повышение надежности устройства и уменьшение потребляемой им мощности. . Поставленная цель достигается тем, что в I К-триггер, содержащий основной триггер, входы которого соединены соответственно с прямым и инверсными выходами дополнительного триггера, который содержит шесть транзисторов и девять резисторов, первые выводы первого и второго резисторов сое. динены с шиной питания, базы первого и второго транзисторов соответственно через третий и четвертый резисторы соединены с общей шиной и их эмиттерами, а коллекторы подключены соответственно к инверсному и прямому. входам дополнительного триггера и к первым выводам соответственно пятого и шестого резисторов, вторые выводы которых соединены с первыми выводами седьмого и восьмого резисторов, эмиттеры третьего и четвертого транзисторов объединены, коллектор пятого транзистора соединен с первым выводом девятого резистора, введены десять диодов Шоттки, второй вывод девятого резистора соединен с поямым выходом основного триггера, база шестого транзистора соединена с тактовым входом, коллектор —. с шиной питания, а эмиттер — с первым выводом седьмого резистора, второй вывод которого соединен с базой пятого транзистора и через десятый резистор — с его эмиттером и базой первого транзисто.ра, второй вывод восьмого резистора соединен с базой второго транзистора, .вторые выводы первого и второго резисторов соединены соответственно с базами третьего и, четвертого транзисторов, коллекторы которых соединены с катодами соответственно первого и второго диодов

Шоттки, катоды которых соединены соответственно с базами первого и второго транзисторов, коллектор первого транзистора соединей с катодами третьего и четвертого диодов, аноды которых соединены с базами соответственнс! второго и третьего транзисторов, коллектор второго транзистора соединен с катодами пятого и шестого диодов Шоттки, аноды которых соединены с базами соответственно первого и четвертого транзисторов, база третьего транзистора соединена с анодами седьмого и восьмого диодов Шоттки, катоды которых

5 соединены соответственно с прямым выходом основного триггера и К-входом, база четвертого транзистора соединена с анодами девятого и десятого диодов Шоттки, катоды которых соединены соответственно с

10 инверсным выходом основного триггера и

I-входом.

Выходная функция предлагаемого устройства имеет следующий вид:

Qt = 1 — CQt-1 + CQt-1 KQ<-1 — CQt-! IQt-1, 15 где (+), (-) — арифметические операции суммирования и вычитания соответственно; В режиме хранения С вЂ” О все транзисторы, кроме четвертого и шестого (могут быть закрыты или открыты в зависимости от значе2! .! ний входных сигналов IQi-1 и КС!с-1), закрыты. При I = К = О и по переднему фронту С - О- 1 импульса первый и второй транзисторы, которые образуют между собой триггер компаратор (схему сравне25 ния), устройство реализует режим хранения 0 - 0 - ; Qt-1 = 0 или 1. Под логической "1" будем понимать заданный уровень постоянного входного тока второго транзистора!, а под "0" — уровень входного

30 тока первоготранзистора Iz. Информационный сигнал обратной связи С4-< будет задавать третий уровень тока !э. Причем It> Iz, ! > < 1 + 1з, Отметим, что ток !э управляемый и появляется лишь в том случае, если Qt-! =

35 =1. Следовательно, если входные емкости первого и второго транзисторов равны (C,„! — С»), пороговые напряжения идентичны (Ugop) =0пор ) то быстрее от40 кроется тот транзистор триггера, базовый ток (1a) которого больше отп = Upop x хС»/1ь),Следовательно, в режиме хранения на транзисторах и триггер работает как компаратор входных токов.

На чертеже приведена принципиальная

45 схема IK-триггера.

IК-триггер содержит основной и дополнительный триггеры, причем дополнительный триггер содержит десять резисторов, шесть и-р-и транзисторов, десять диодов

Шоттки, основной триггер..

Сигнал обратной связи с прямого выхода основного триггера 1 через девятый резистор 2 соединен с коллектором пятого транзистора 3, тактовый вход устройства со55 единен с базой шестого транзистора 4, эмиттер которого через седьмой резистор 5 объединен с базой транзистора 3 и первым выводом десятого резистора 6, второй вывод которого обьединен с эмиттером тран1713091

6 зистора 3, первым выводом. третьего резистора 7 и анодом первого диода Шоттки 8, катод которого соединен с коллектором третьего транзистора 9, эмиттер транзистора 4 через пятый резистор 10 соединен с инверсным выходом дополнительного триггера, прямым входом основного триггера 1, катодами третьего и четвертого диодов

Шоттки 11 и 12 и коллектором первого транзистора 13, база транзистора 9 соединена с анодом седьмого диода Шоттки 14, вторым выводом первого резистора 15 и через восьмой диод Шоттки 16 с К-входом устройства, коллектор транзистора 4 соединен с шиной питания и первыми выводами первого и второго резисторов 15 и 17, второй вывод последнего через десятый диод Шоттки 18 соединен с 1-входом устройства, база транзистора 13 соединена с анодами диодов Шоттки 8 и 19, анод диода 18 соединен с анодом шестого диода 20, катод которого объединен с.инверсным входом основного триггера 1, катодом диода 19, вторым выводом шестого резистора 21, коллектором второго транзистора 22, инверсный выход устройства соединен с инверсным выходом основного триггера 1 и катодом девя. того диода Шоттки 23, анод которого соединен с анодом диода 18, анод диода

11 соединен с базой транзистора 22 через второй диод Шоттки 24 с коллектором четвертого транзистора 25, вторым выводом восьмого резистора 26 и первым выводом четвертого резистора 27, первые выводы резисторов 21 и 26 объединены с эмиттером транзистора 4, база транзистора 25 соединена с анодом диода 23, прямой выход основного триггера соединен с прямым выходом основного триггера 1 и катодом диода 14, вторые выводы резисторов 7 и 27 и змиттеры транзисторов 9, 13, 22 и 25 объединены с общей шиной, Рассмотрим; каким образом задаются различные входные токй транзисторов 13 и

22, которые образуют триггер-компаратор (при KQ<-1 = 10м = 0 транзисторы 9 и 25 закрыты). Причем необходимо получить неравенства I» 12 или I> < !2+!з. Укаэанные неравенства обеспечиваются подбором резисторов. Резисторы 26 и 27 задают ток !1, резисторы 5 и 6 — ток 12 и, наконец, резистор 2 и транзистор 3 обеспечивают ток!з при высоком логическом уровне сигнала обратной связи (0 -1 = 1): если Qt-г=

=0, то!3 О.

Устройство работает следующим образом.

Если С = О, то IK-триггер находится в режиме хранения, так как в. этом случае транзисторы 13 и 22 закрыты, что не влияет на состояние основного триггера. Причем изменение уровней сигналов на I- и К-входах приводит к изменению состояния лишь транзисторов 9 и 25. Отметим, что в режиме хранения дополнительный триггер не потребляет мощность (не считая ми нимальных токов, протекающих через резистора 15 и 17).

Если С = 1, то по переднему фронту: (переход от 0 к 1) транзистор 4 открывается

10 и триггер начинает устанавливаться в состояние, определяемое входными сигналами

IQi-1 и К0 -1, При 1 =-К = 1 (счетный режим), транзисторы 9 и 25 закрыты, поэтому транзисторы 13 и 22 начинают открываться

15 своими входами токами. Предположим, что Qt-> - 1, тогда входной ток транзистора

13 (12+ Iз) больше входного тока транзистора 22. Поэтому транзистор 13 открывается быстрее и через свой открытый коллектор отбирает входной ток транзисторов 22 и 9.

По окончании переходного процесса на прямом выходе дополнительного триггера формируется сигнал высокого, а на инверсном выходе — низкого логического уровня, что не приводит к изменению состояния основного триггера. По окончании, переходного процесса образуются триггерные связи не только между транзисторами 13 и

22 (имеем три триггера), что не дает возможности изменить состояние триггера при изменении как входных сигналов (! и К), так и сигнала обратной связи, т.е. триггер устанавливается по переднему фронту тактового импульса. По окончании тактового импульса (С - 0- .1) транзистор 4 закрывается и, как следствие, закрываются транзисторы 13 и 22, что не приводит к изменению состояния основного триггера.

Если с приходом очередного тактового импульса (С = О-И1) KQ<-1 = О, I Q <-1 = 1 (еще до прихода С 1 транзистор 4 закрыт, транзистор 25 насыщен), то отпирание транзисто45 ра 4 приводит к появлению входных токов транзисторов 13 и 22. Так как транзистор 25 насыщен, то входной транзистор 22 отбирается через коллектор транзистора 25, а так как транзистор 9 закрыт, то открывается транзистор 13 и через свой коллектор и диоды Шоттки 11 и 12 обеспечивает запирание транзисторов 9 и 22. По окончании переходного процесса изменение уровней входных сигналов не вызывает изменение состояния триггера.

При KQ<-y = 1, IQ -< = 0 по переднему фронту очередного тактового импульса от.крывается транзистор 22, который закрывает транзисторы 13 и 25. На выходе

30. 22, но и между транзисторами 9, 13 и 25, 1713091 основного триггера формируется сигнал низкого уровня.

Отметим, что в режиме хранения при низком уровне на входе тактирования дополнительный триггер тока не потребляет.

Поэтому при скважности тактового сигнала, равной двум, дополнительный триггер по. требляет в два раза меньшую мощность, чем в схеме прототипа, при увеличении скважности рассеиваемая мощность уменьшается, Схема имеет в 1,5 раза большее быстродействие, так как в отличие от схемы прототипа дополнительный триггер данной схемы имеет время переключения, равное 4 t> (в схеме прототипа дополнительный триггер имеет 6 ). Кроме того, . схема дополнительного триггера не содержит многоэмиттерные транзисторы (т.е, исключены 4 многозмиттерных транзистора), что позволяет сократить площадь, занимаемую на кристалле. В 15 раза сокращено число межсоединений (38 в предлагаемой схеме, 51 в схеме прототипа).

Таким образом, предлагаемое устройство реализует функции !К-триггера с наименьшими затратами аппаратуры, мощности, занимает меньшую площадь на кристалле, не уступает аналогам по быстродействию и не накладывает нестандартные требования на параметры (длительность фронта) входных сигналов.

Формула изобретения

IK-триггер, содержащий основной триггер, входы которого соединены соответственно с прямым и инверсным выходами дополнительного триггера, который содержит шесть транзисторов и десять резисторов, первые выводы первого и второго резисторов соединены с шиной питания, базы первого и второго транзисторов соответственно через третий и четвертый резисторы соединены с общей шиной и их эмиттерами, а коллекторы подключены со. ответственно к инверсному и прямому входам дополнительного триггера и первым

40 выводам соответственно пятого и шестого резисторов, вторые выводы которых соединены с первыми выводами седьмого и восьмого резисторов, эмиттеры третьего и четвертого транзисторов обьединены, коллектор пятого транзистора соединен с первым выводом девятого резистора, о тл и ч а ю шийся тем, что, с целью увеличения надежности и уменьшения потребляемой мощности, в него введены десять диодов Шоттки, второй вывод девятого резистора соединен с прямым выходом основного триггера, база шестого транзистора соединена с тактовым входом, коллектор — с шиной питания, а эмиттер — с первым выводом седьмого резистора, второй вывод которого соединен с базой пятого транзистора и через десятый резистор — с

его эмиттером и базой первого транзистора, второй вывод восьмого резистора соединен с базой второго транзистора, вторые выводы первого и второго резисторов соединены соответственно с базами третьего и четвертого транзисторов, коллекторы которых соединены с катодами соответственно первого и второго диодов Шоттки, катоды которых соединены соответственно с базами первого и второго транзисторов, коллектор первого транзистора соединен с катодами третьего и четвертого диодов, аноды которых соединены с базами соответственно второго и третьего транзисторов, коллектор второго транзистора соединен с катодами пятого и шестого диодов Шоттки, аноды которых соединены с базами соответственно nepaoro и четвер- того транзисторов, база третьего транзистора соединена с анодами седьмого и восьмого диодов Шоттки, катоды которых соединены соответственно с прямым выходом основного триггера и К-входом, база четвертого транзистора соединена с анодами девятого и десятого диодов Шоттки, катоды которых соединены соответст45 венно с инверсным выходом основного триггера и t-входом.

1713091

Составитель Ю. Рогозов

Техред М.Моргентал . Корректор Т. Палий

Редактор Н. Швыдкая

Производственно-издательский, комбинат "Патент", r, Ужгород, ул. Гагарина, 101

Заказ 544 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5