Устройство для сложения чисел с переменным основанием системы счисления

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также формирования дискрет-| ной сетки частот. Цель изобретения -: упрощение устройства. Устройство для сложения чисел с переменным основанием системы счисления содержит п пер-, вых комбинационных сумматоров 1, п коммутаторов 2, п групп из четырех элементов И 3, п вторых комбинационных сумматоров Л, п регистров 5, информационную шину 6, шину 7 управления модулем, вход 8 выбора системы счисления, тактовый вход 9 и выходную шину 10, соединенные между собой функционально. 1 ил. •'у^^ ел ю о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (1)5 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЦЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР

К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4826181/24 (22) 19.03.90 (46) 23.02.92. Бюл. N 7 (71),Львовский научно-исследовательский радиотехнический институт и Львовский политехнический институт им. Ленинского комсомола (72) В.Б.Дудыкевич и В.Н.Максимович (53) 681.325(088.8) (56) Авторское свидетельство СССР и 1169164, .кл. Н 03 К 25/00) 1985.

Авторское свидетельство СССР

М 1310809, кл. G 06 Р 7/50, 1987. (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ С

ПЕРЕМЕННЫМ ОСНОВАНИЕМ СИСТЕМЫ СЧИСЛЕ""

НИЯ (57) Изобретейие относится к вычислительной технике и может быть исполь Ы 1714590 А1

2 зовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также формирования дискрет-, ной сетки частот. Цель изобретения - упрощение устройства. Устройство для сложения чисел с переменным основа" нием системы счисления содержит и пер; вых комбинационных сумматоров 1, и коммутаторов 2, и групп из четырех элементов И 3, и вторых комбинационных сумматоров 4, и регистров 5, информационную шину 6, шину 7 управления модулем, вход 8 выбора системы счисления, тактовый вход 9 и выходную шину 10, соединенные между собой функционально. 1 ил.

U1 1590

Изобретение относится к вычислительной технике и может быть использовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также для формирования дискретной сетки частот.

Известно устройство, в состав которого входя-. три регистра, переключатель кодов, триггер, генератор тактовых импульсов, элемент ИЛИ и сумматор.

Недостатком данного устройства является невозможность его функционирования в двоична-десятичной системе счисления.

Наиболее близ ким к предла гаемому устройству является устройство, содержащее в каждой тетраде два комбинационных сумматора, мультиплексор, коммутатор, триггер и регистр, разрядные выходы которого соединены со" ответственно с информационными входа" ми первои группы первого сумматора и с выходной шиной устройства, тактовый вход регистра каждой тетрады соединен с тактовым входом устройства и соответственно с входом установки триггера, е, .циничный вход которого. в каждой тетраде соединен с выходом переноса первого сумматора, разрядные выходы которого соединены соответственно с информационными входами .регистра, информационные входы второй группы первого сумматора каждой тетрады соединены с разрядными выхо-. дами мультиплексора, информационные входы первой группы которого соединены соответственно с информационной шиной устройства и с информационными. входами первой группы второго сумматора,. инфоомационные входы второй группы которого соединены соответственно с шиной управления модулем устройства, а разрядные выходы второго сумматора каждой тетрады соединены с информационными входами второй группы мультиплексора, управляющий вход которого в, кажой тетраде соединен с выходом коммутатора, управляющие входы коммутатора каждой тетрады соединены с входом выбора системы счисления устройства, первый информационный вход коммутатора каждой тетрады соединен с выходом соответствующего триггера, вторые информационные входы коммутаторов во всех тетрадах соединены с выходом триггера старшей (и-й)» тетрады, причем выходы пе5

55 реноса первого и второго комбинационных сумматоров i-й тетрады (где i =

= 1, 2,...,п-1) соединены соответственно с входами переноса (+1)-й тетрады.

Данное устройство может функционировать как в двоичной, так и в двоично-десятичной системах счисления, однако его недостатком является черезмерная сложность.

Цель изобретения - упрощение устройс т Вд, Поставленная цель достигается тем.

Ф что в устройство для сложения чисел с переменным основанием системы счисления, содержащее в каждой тетраде коммутатор, регистр и первый и вто" рой комбинационные сумматоры, причем разрядные выходы первого комбинационного сумматора соединены соответственно с информационными входами регистра, тактовый вход которого сое" динен с тактовым входом устройства, выходная шина которого соединена с разрядными выходами регистра в каж" дой тетраде, информационные входы первой группы второго сумматора каждой тетрады соединены соответственно с информационной шиной устройства, вход выбора системы счисления которого соединен с управляющим входом коммутатора в каждой тетраде, выходы переноса первого и второго комбина" ционных сумматоров i-й тетрады (где

1,2,...,n-1) соединены соответственно с входами переноса (i+1)-й тетрады, дополнительно в каждую его тетраду введена группа из четырех элементов И, первые входы которых соединены соответственно с разрядами шины управления модулем устройства, выход коммутатора каждой тетрады соединен с вторыми входами элементов

И группы, выходы которых соединены соответственно с информационными входами первой группы первого комбинационного сумматора, информационные входы второй группы которого соеди" нены соответственно с разрядными вы" ходами второго комбинационного сумматора. Информационные входы второй группы последнего соединены с разрядными выходами регистра, выход переноса второго комбинационного .сумматора в каждой тетраде соединен с первым информационным входом коммутатора, вторые информационные входы которых во всех тетрадах соединены с выходом

1714590 переноса второго комбинационного сум- 7 устройства подается в параллельном матора и-й тетрады. двоичном коде 4 и-разрядное число

4п»

Сущность изобретения заключается P = 2 -М, где И - значение модуля. в том, что введение в состав устрой- Число Р также Разбивается на n rpynn

5 ства группы элементов И и установ- по четыре двоичных разряда и поступаление новых связей позволяет органи- ет на инФормационные входы групп 3»вЂ” зовать процесс сложения чисел с пере- 3л элементов И, причем младшие разменным основанием системы счисления ряды числа Р подаюТся на соответст без использования группы мультиплек- 10 вующие входы группы 3.1 элементов И. соров и группы триггеров. Пусть на выходе переноса суммаПо сравнению с известным предлагае- тора 1п присутствует уровень логичесмое устройство отличается наличием кого "0". Этот уровень через коммуновых элементов: групп элементов И в таторы 2 » -2 подается на управляюкаждой из тетрад устройства с их свя- 5 щие входы всех групп 3 -3 элемен) ь зями с коммутатором, первым суммато- тов И, которые при этом.,закрываются ром и шиной управления модулем уст- и нулевое значение двоичных кодов ройства, а также новыми связями между с их выходов подается на информасумматорами, регистром и коммутато- ционные входы первой группы сумматорами в ка*дой из тетрад устройства. 20 Ров 4» -4.. При этом выходной код

На чертеже изображена структурная сумматоров 4 » -4 и равен коду на инсхема устройства для сложения чисел Формационных входах их вторых групп, с переменным основанием системы счис- т.е- коду на разрядных выхрдах суммаления. торов l» -1д„Таким образом, при наУстройство состоит из комбинацион- 25 личии уровня логического "0" на выных сумматоров 1» -1л, коммутаторов ходе переноса сумматора 1 комбина2» -2„, групп 3» -Зл элементов И, ционные сумматоры 1» -1 и регистры комбинационных сумматоров 4 » -4л, ре- 5< -5< образуют единый 4 и-разрядный гистров 5»-5„, информационной шины двоичный накапливающий сумматор, 6, шины 7 управления модулем, входа з< процесс приращения информации в ко8 .выбора системы счисления, тактово- тором на величину входного числа А

ro входа 9 и выходной шины 10. происходит синхронно с приходом такУстройство работает следующим об- товых импульсов на тактовые входы разом. регистров 5» -5q

В двоичной системе счисления на

При достижении числом Я в региствход 8 устройства подается сигнал "0", З5

2 2 " рах 5 1-5 А значения при котором выПри этом коммутаторы 2 -2 пропус4 и Р у полняется условие S+A 2, на выхокают на свои выходы сигнал, поступаюде переноса сумматора 1л появляется щий на их вторые информационные входы уровень. логической "1", который че" с выхода переноса сумматора,3 и бло40 рез коммутаторы 2 » -2 л подается на кируют сигналы, поступающие на их пер- управляющие входы всех групп 3 вые информационные входы, с выходов д Ру 3 -3„ элементов И. Последние при этом отпереноса остальных сумматоров 1„ -1,, переноса ост льных 1" 1 ", крываются, пропуская на информационигналы на выходах переноса комбина- ные входы первой группы сумматоров имеют потенциальный характер " " 45 4 1 -4< число P. С приходом очередно1го тактового импульса на вход 9 устройства к содержимому регистров 5» гический уровень только после приховход 9 устройства. этого на выходе переноса сумматора

I 1я устанавливается уровень логичесНа входе 6 устройства присутству- кого "0", группы 3» -3 „ элементов И ет в двоичном параллельном коде 4 закрываются и возобновляется процесс и Разрядное входное число А, которое заполнения .емкости регистров 5» -5

Разбивается на и групп по четыре раз- с постоянным приращением, равным чис. ряда и подается на соответствующие лу А. Такой процесс продолжается до информационные входы первых групп, следующего переполнения содержимого сумматоров 1» - 1>, причем младшие сумматоров 1 » -1„, т,е . до появления разряды числа А подаются на соответ- уровня логической "1" на выходе сумствующие входы сумматора l» . На вход матора 1„.!

714590

Таким образом, средняя частота заполнения двоичного накопителя равна

А

ft в т 2wn=@

5 где и - частота следования тактовых импульсов.

В двоично-десятичной системе счисления на вход 8 устройства подается сигнал "1". При этом коммутаторы 2 -2„ пропускают на свои выходы сигналы, поступающие на их первые информационные входы,.с выходов переноса соответствующих сумматоров 1

ln и блокируют сигнал, поступающии !

5 на их вторые информационные входы с выхода переноса сумматора 1„. На вход 6 устройства подается в параллельном двоичио-десятичном коде значение и-знaчнoго десятичного числа А, 20 которое подекадно поступает на информационные входы первой группы сумматоров 1 -1 . На вход 7 управления модулем в параллельном двоично-деся25 тичном коде записывается п значений, десятичного числа 6, которое поступает на информационные входы rpynn

3 1 "3 элементов И, Если на выходе переноса суммат ора

1; (i = 1...n) присутствует уровень логического "0", то закрыта соответствующая группа 3; элементов И. При этом на йнформационные входы первой группы сумматора 4 „ поступает нулевое значение 4-разрядного кода и, 35 следовательно, значение числа на выходе сумматора 4, равно значению числа.на информационных входах его второй группы. Таким образом, при наличии уровня логического "0" на 40 выходе переноса сумматора 1; последний совместно с регистром 5 обоазуют

4-разрядный двоичный накапливающий сумматор, процесс приращения информации в котором на величину соответ- 45 ствующей декады числа А (с учетом переноса с предыдущей декады числа

А) происходит синхронно с приходом импульсов на тактовый вход 9 устройства. 50

Если после прихода очередного тактового импульса на выходе переноса сумматора 1, устанавливается уровень логической "1", то при этом откры.вается соответствующая группа 3; эле- 55 ментов И и код числа 6 подается на информационные входы первой группы сумматора 4» . Следующий импульс, поступающий на тактовый вход регистра

5,, вызывает прибавление к его содержимому суммы значений соответствующей декады числа К (с учетом переноса с предыдущей декады числа А) с числом 6.

Таким образом, на выходах каждого из 4-разрядных каскадов информация изменяется от 6 до 15, что эквивалентно работе каскадов десятичного накопителя в диапазоне от 0 до 9.

Модуль устройства при работе в двоич-. но-десятичной системе счисления равен

10, т.е. определяется количеством и используемых 4-разрядных каскадов, при этом модуль каждого из каскадов равен 10.

Предлагаемое устройство по своим функциональным воэможностям идентично известному устройству. Однако оно существенно проще, так как благодаря введению групп элементов И и установлению новых связей из его состава исключаются группа мультиплексоров и группа триггеров. Мультиплексор всегда сложнее группы элементов И (для одного и того же числа разрядов) так как последняя является его сос" тавляющей частью.

Формула изобретения

Устройство для сложения чисел с переменным основанием системы счисления, содержащее в каждой тетраде коммутатор, регистр и первый и второй комбинационные сумматоры, причем разрядные выходы первого комбинационного сумматора соединены соответственно с информационными входами регистра, тактовый вход которого соединен с тактовым входом устройства, выходная шина которого соединена с разрядными выходами регистра в каждой тетраде, информационные входы первой группы второго комбинационного сумматора каждой тетрады соединены соответственно с информационной шиной устройства, вход выбора системы счиспения которого соединен с управляющим входом коммутатора в каждой тетраде, выходы переноса первого и второго комбинационных сумматоров i"é тетрады (где = 1,2,...n-1) соединены соответственно с входами переноса (i+1)-й тетрады„о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства, в каждую его тетраду введена группа из четырех элементов

1/14590

Составитель В.Дудыкевич

Техред Л. Олийнык Корректор Н.Ревская

Редактор И.Бланар.Заказ 693 Тираж . Подписное

ВНИИПИ Государственного комитета о изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

И, первые входы которых соединены

) соответственно с разрядами шины управления модулем устройства, выход коммутатора каждой тетрады соединен с вторыми входами элементов И группы, выходы которых соединены соответственно с информационными входами первой группы первого комбинационного сумматора, информационные входы второй группы которого соединены соответственно с разрядными выходами вто1 рого комбинационного сумматора, информационные входы второй группы которого соединены соответственно с разрядными выходами регистра, выход переноса второго комбинационного сумматора в каждой тетраде соединен с первым информационным входом коммутатора, вторые информационные входы которых во всех тетрадах соединены с выходом переноса второго коибинационного сумматора и-й тетрады.