Устройство управления тренажером операторов

 

Изобретение относится к техническим средствам подготовки операторов. Цепь изобретения - расширение дидактических возможностей. Для этого в устройство дополнительно введены группа генераторов тактовой последовательности; группа счетчиков (с собственной остановкой на заданном числе), группа дешифраторов, второй, третий и четвертый злементы ИЛИ, злемент задержки, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 09 В 9/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4757091! 24 (22) 09.11.89 (46) 23.02,92. Бюл. 1Ж 7 (72) В.И.Балабай, B.B.Êîñåíêî, И.П.Викторов, С;И. Севастьянов и Ю.Ф. Кривой (53) 681.3,071(088.8) (56) Авторское свидетельство СССР йЬ 1363289, кл., G 09 8 9/00, 1986. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ТРЕНАЖЕРОМ ОПЕРАТОРОВ

Изобретение относится к техническим средствам подготовки операторов АСУ и может быть использовано при создании устройств управления тренажерами для обучения операторов.

Известно устройство управления тренажером, содержащее блок памяти, соединенный выходами с входами регистра микрокоманд, регистр адреса микрокоманд, . подключенный управляющими выходами к управляющим входам блока памяти, при этом первые информационные выходы регистра адреса микрокоманд соединены через элемент ИЛИ с входом генератора случайных чисел, подключенного выходом к входу сравнения, вторые информационные выходы регистра адерса микрокоманд соединены с входами дешифратора, связанного выходами с соответствующими первыми входами первых и вторых элементов И, вторые входы которых подключены к выходам блока сравнения, причем выходы первых и вторых элементов И связаны с информационными входами блока памяти, Недостатками устройства являются его сложность и ограниченные возможности по,, Я2,, 1714645 А1 (57) Изобретение относится к техническим средствам подготовки операторов. Цель изобретения — расширение дидактических возможностей. Для этого в устройство дополнительно введены группа генераторов тактовой последовательности; группа счетчиков (с собственной остановкой на заданном числе), группа дешифраторов, второй, третий и четвертый элементы ИЛИ, элемент задержки. 1 ил. моделированию алгоритмов, имеющих не бинарные, а многозначные логическое условия.

Известно устройство задания программы обучения, содержащее регистр адреса, входы которого являются соответствующи-, ми информационными входами устройства, а выходы первой, второй и третьей групп подключены к соответствующим входам первого элемента ИЛИ, дешифратора и к . соответствующим адресным входам блока памяти соответственно, выход первого элемента ИЛИ соединен с входом генератора случайной последовательности импульсов, выходы блока памяти соединены с соответствующими входами регистра микрокоманд, выходы первой и второй групп которого являются соответствующими информационными выходами первой и второй групп устройства, выходы дешифратора подключены к соответствующим входам первой группы блока элементов И, выходы которого соединены с соответствующими информационными входами блока памяти и с соответствующими входами второго элемента ИЛИ, сдвигающий регистр, устано1714645 вочный вход которого соединен с выходом которого подключен к выходу генератора первого элемента задержки, а информаци- случайных последовательностей импульонный вход — с выходом четвертого злемен- сов, вход первого элемента задержки соедита, подключенным к первому входу нен с выходом пятого элемента ИЛИ, вход седьмого элемента ИЛИ, второй вход кото- 5 четвертого элемента задержки подключен к рого соединен с выходом первого элемента выходу пятого элемента И, вторые входы задержки, подключенным к установочному элементов И второй группы соединены с входу регистра числа, информационный оответствующими выходами сдвигающего вход которого соединен с выходом первого регистра, а выходы — с соответствующими элемента И, а выход — с первым входом 10 входами второй группы блока элементов И третьего элемента И, второй вход которого и третьего элемента ИЛИ, выход которого подключен к выходу третьего элемента за- подключен к R-входу первого триггера, Spepexv, выход которого подключен к пер- вход которого соединен с выходом первого вым входам четвертого и пятого элементов элемента И, а нулевой выход — с входом

И, вторые входы которых соединены соот- 15 останова генератора тактовых импульсов. ветственно с первым и вторым прямыми Данное устройство позволяет моделивходами сумматора, первый прямой и пер- ровать алгоритмы управления с произвольвый, второй и третий инверсные выходы ко- ным числом исходов у логических торого подключены соответственно к операторов алгоритма. Его недостаток в первому, второму, третьему и четвертому 20 сложности устройства, входам элемента ИЛИ-НЕ, выход которого Цель изобретения — расширение дидаксоединен с первым входом девятого эле- тических возможностей устройства управмента ИЛИ, второй вход которого подклю- ления тренажером операторов при чен к выходу четвертого элемента И, а выполнении алгоритмов сложной логичевыход — к первым входам элементов И вто- 25 ской структуры, рой группы и первым входам пятого и шес- Поставленная цель достигается тем, что того элементов ИЛИ. вторые входы которых устройство управления тренажером операявляются управляющим входом устройства, торов, содержащее четыре элемента ИЛИ, подключенным к первому входу четвертого регистр микрокоманд, регистр адреса, одни элемента ИЛИ, второй вход которого соеди- 30 выходы которого соединены с управляющинен с выходом второго элемента ИЛИ, а ми входами блока памяти, информационные выход — с входами разрешения записи реги- входы которого подключены к выходам элестров группы, информационные входы кото- ментов И группы, другие выходы регистра рых подключены к соответствующим адреса подключены к входам первого элевыходам третьей группы регистра микроко- 35 мента ИЛИ, выход которого соединен с вхоманд, входы разрешения считывания — к дом генератора случайных чисел, . единичному выходу первого триггера, а вы- дополнительно содержит элемент задержки ходы — к соответствующим первым входам и группы дешифраторов, счетчиков и генеэлементов И первой группы, вторые входы раторов импульсов, входы запуска которых которых соединены с соответствующими 40 подключены к выходам соответствующих выходами сдвигающего регистра, третьи элементов И группы, входы останова подвходы — с выходом второго элемента И, а ключены к выходу второго элемента ИЛИ, а выходы — с соответствующими входами выходы соединены с информационными восьмого элемента ИЛИ, выход которого входами счетчиков группы, установочные подключен к первому информационному 45 входы которых соединены с первым входом входу сумматора, второй информационный третьего элемента ИЛИ и являются первым вход которого соединен с выходом третьего входом устройства, а выходы подключены к элемента И, а установочный вход — с выхо- входам соответствующих дешифраторов дом седьмого элемента ИЛИ, первый вход группы, одни выходы которых соединены с второго элемента И подключен к выходу ге- 50 входами второго элемента ИЛИ, а другие нератора тактовых импульсов, второй выходы подключены к входам четвертого вход — к нулевому выходу второго триггера, элемента ИЛИ, выход которого соединен с выход — к входу третьего элемента задерж- двигающим входом регистра адреса, управки, 3-вход второго триггера соединен с вы- ляющий вход которого соединен с выходом ходом шестого элемента ИЛИ, à R-вход с 55 третьего элемента ИЛИ. второй вход котоединичным выходом первого триггера, под- рого является вторым входом устройства, ключенным к входу запуска генератора так- выходы блока памяти соединены с входами товых импульсов и первому входу первого регистрамикрокоманд, выходы которогоявэлемента И, второй вход которого соединен ляются выхбдами устройства, выходы перс выходом пятого элемента задержки, вход вого элемента ИЛИ соединены через

1714645

50

55 элемент задержки с первыми входами элементов И группы, вторые входы которых соединены с выходами генератора случайных чисел.

На чертеже дана схема предлагаемого устройства.

Устройство содержит регистр 1 адреса микрокоманды, блок 2 памяти микропрограммы, регистр 3 микрокоманды, первый элемент ИЛИ 4, генератор 5 случайных чисел, распределенных в интервале 0 — 1, элемент 6 задержки, блоки 7 элементов И, группу генераторов 8 тактовой последовательности, группу асинхронных двоичных счетчиков 9 с собственной остановкой на заданном числе, группу дешифраторов 10, второй элемент ИЛИ 11, третий элемент

ИЛИ 12, четвертый элемент ИЛИ 13. Устройство имеет вход 14 установки устройства в исходное состояние и внешний вход 15.

Регистр 1 адреса микрокоманды предназначен для хранения управляющей составляющей алгоритма деятельности оператора. Емкость регистра 1 определяется количеством операций в алгоритме управления.

Блок 2 памяти микропрограммы предназначен для хранения параметров алгоритма деятельности, например кодов органов панели индикации. которые изменяют свое состояние в операциях алгоритма, а также кодов органов панели управления рабочего места оператора, на которые он должен воздействовать в соответствующих операциях при выполнении алгоритма управления, Регистр 3 микрокоманды служит для кратковременного хранения параметров текущей операции алгоритма, он может содержать несколько микроопераций для хранения необходимых параметров, например две — для кодов, укаэанных в составе микрокоманды блока 2 памяти микропрограм мы.

Элемент ИЛИ 4 объединяет информационные выходы регистра 1 адресов логических операторов в операторной схеме алгоритма, Генератор 5 случайных равномерно распределенных чисел предназначен для вероятностного розыгрыша логических операторов алгоритма с целью определения того, какой исход приняло логическое условие.

Элемент б задержки задерживает сигнал на время, необходимое для прекращения вращения вала электродвигателя генератора 5.

Блок 7 элементов И предназначен для выбора адреса требуемой операции алгоритма.

Генераторы 8 тактовой последовательности предназначены для задания серии тактовых импульсов. по которым происходит сдвиг регистра 1 адреса микрокоманды, для выбора очередного номера ячейки памяти после выполнения перехода по логическому условию.

Асинхронные двоичные счетчики 9 с собственной остановкой на заданном числе предназначены для подсчета количества сдвигов, задаваемых генераторами тактовой последовательности.

Для задания управляющей схемы алгоритмов управления широко используется язык логических схем алгоритмов (ЛСА).

Рассмотрим процесс выполнения алгоритма, заданного. например, следующей ЛСА:

A1À2Ðç А4А5 АЬА7* АвА9 ° А10.

Выполнение алгоритма управления начинается со срабатывания самого левого члена А1ЛСА и заключается в последовательном переходе до последнего ее члена

А10ЛСА. Члены ЛСА, обозначенные символом А, называются операционными операторами и они не изменяют порядок следования операторов, т.е. в строгой очередности нарастания номера оператора, а члены ЛСА. обозначенные символом р, указывают на наличие в алгоритме логических условий, Именно они изменяют последовательность выполнения операторов алгоритма, Допустим для ЛСА, приведенной ранее, оператор рз срабатывает с вероятностью

0,15 по первой стрелке, 0,20 — по второй, 0,35 — по третьей и 0,4 к оператору А4 ЛСА.

События, заключающиеся в принятии логическим оператором того или иного условия, являются несовместными, поэтому сумма вероятностей исходов равна 1. Так, в случае срабатывания оператора рз по указанным номерам стрелок, алгоритм управления необходимо будет выполнять по следующим реализациям:

А1 А2 Аб А7 А8 А9 A10:

А1 А2 А8 А9 А10;

А1 А2 A10:

А1 А2 А4 Аб Аб А7 А8 Ag А10.

Устройство функционирует следующим образом.

При включении тренажера с помощью регистра 1 адреса производится выбор первой операции алгоритма за счет появления сигнала на первом входе регистра 1. Дан40

55 ный сигнал производит перезапись содержимого первой микрокоманды из блока 2 памяти микропрограммы в регистр 3 микрокоманды, что приводит к появлению сигналов на выходах регистра 3, которые являются внешними выходами устройства, После выдачи человеком-оператором соответствующих управляющих воздействий, появлением сигнала на входе 15 устройства производится выбор очередной операции алгоритма. Если очередная операция алгоритма задана оператором А Л СА, то сигналы будут появляться на первых выходах регистра 1 адреса микрокоманды и цикл работы устройства повторится в описанном порядке.

В случае, если очередная операция алгоритма является логическим оператором, т.е. обозначена оператором р ЛСА, то сигнал появится на вторых выходах регистра 1 адреса микрокоманды, Вторые выходы регистра 1 адреса подключены к тем номерам ячеек регистра адреса микрокоманды, которые соответствуют порядковому номеру оператора р в ЛСА и через элемент ИЛИ 4 сигнал поступает на запуск генератора 5 случайных чисел.

Сигнал появится на выходе соответствующего элемента блока 7 элементов И, выберет адрес требуемой операции алгоритма, соответствующей реализациям, начинающимся операторами А после логического оператора p3 Ae, As, Аю или А4 ЛСА, и запустит соответствующий генератор 8 тактовой последовательности, выход которого поступает на счетный вход соответствующего асинхронного двоичного счетчика 9.

Количество элементов И 7, генераторов

8, асинхронных двоичных счетчиков 9 и дешифраторов 10 равно числу исходов логических условий операторов р ЛСА алгоритма.

Поэтому каждый из счетчиков 9 считает до определенного числа, которое саответствует количеству пропускаемых операторов схемы, в соответствии с номером стрелки (соответствующего исхода оператора р

ЛСА), При каждом увеличении значения счетчика на 1 код полученного числа поступает на входы соответствующего дешфиратора

10. Полученный позиционный код числа через четвертый элемент ИЛИ 11 поступает на сдвигающий вход регистра 1 адреса. При достижении заданного числа счетчик останавливается.

Генератор 8 останавливается по сигналу, поступающему с выхода второго элемен5

35 та ИЛИ 11, на входы которого поступает старший разряд позиционного кода числа. заданного для соответствующего счетчика

9, с соответствующего дешифратора 10.

Считывание информации из регистра 1 адреса происходит по управляющему воздействию, поступающему с внешнего входа 15.

Таким образом, предлагаемое изобретение позволяет производить моделирование многозначных логических операторов в алгоритмах деятельности сложной логической структуры, что существенно упрощает устройство и повышает надежность его работы.

Формула изобретения

Устройство управления тренажером операторов, содержащее четыре элемента

ИЛИ, регистр микрокоманд, регистр адреса, одни выходы которого соединены с управляющими входами блока памяти, информационные входы которого подключены к выходам элементов И группы, другие выходы регистра адреса подключены к входам первого элемента ИЛИ, выход которого соединен с входом генератора случайных чисел, о т л и ч а ю щ е е с я тем, что, с целью расширения дидактических возможностей устройства, в него введены элемент задержки и группы дешифраторов, счетчиков и генераторов импульсов, входы запуска которых подключены к выходам соответствующих элементов И группы, входы остановки подключены к выходу второго элемента

ИЛИ, а выходы соединены с информационными входами счетчиков группы, установочные входы которых соединены с первым входом третьего элемента ИЛИ и являются первым входом устройства. а выходы подключены к входам соответствующих дешифраторов группы, одни выходы которых соединены с входами второго элемента

ИЛИ. а другие выходы подключены к входам четвертого элемента ИЛИ, выход которого соединен со сдвигающим входом регистра адреса, управляющий вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого является вторым входом устройства, выходы блока памяти соединены с входами регистра микрокоманд, выходы которого являются выходами устройства, выходы первого элемента ИЛИ соединены через элемент задержки с первыми входами элементов И группы, вторые входы которых соединены с выходами генератора случайных чисел.

1714645

Составитель В,Балабай

Техред М.Моргентал Корректор А.Осауленко

Редактор Е.Папп

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 696 Тираж Подписное . ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР t13035, Москва, Ж-35. Раушская xa6., 4/5