Разделитель коррелограмм

 

Изобретение относится к вычислительной и измерительной технике и может быть использовано для определения корреляционной функции каждого из суммы случайных сигналов, подвергнутых различным масштабно-временным искажениям. Цель изобретения - повышение быстродействия. Разделитель содержит генератор 1 тактовых импульсов, два аналого-цифровых преобразователя 4, 5, делитель. 2 частоты, управляемый делитель 3 частоты, коррелятор 12, блоки 18. 19 вычисления параметра временного масштабирования, блоки 20, 21 памяти, вычислители 28-30, мультиплексоры 22-24, элементы И 14-17, триггеры 8- 10, счетчики 6-7, делитель 32, накапливающий сумматор 3-1, блоки 25-27 регулируемой задержки,, дополнительный элемент ИЛИ 11 и блок 13 вычисления нормированной взаимной задержки импульсов квантования. 3 з.п.ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР!

i В-;13;;

ИЫ U s .AA ) ;«4М

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ.

1 (21) 4834684/24 (22) 05.06.90 (46) 07.03.92.Бюл. hh 9 (72) Н.К.Бондарь, В.А,Маркитанов, .И.И.Обод и И.H.Ïîïàòåíêo (53) 681,3 (088.8) (56) Авторское свидетельство СССР

1Ф 1406602. кл. G 06 F 15/336, 1986.

Авторское свидетельство СССР

М.1506453, кл. G 06 F 15/336, 1988. (54) РАЗДЕЛИТЕЛЬ КОРРЕЛОГРАММ (57) Изобретение относится к вычислительной и измерительной технике и может бйть использовано для определения корреляционной функции каждого.из суммы случайных сигналов, подвергнутых различным",, ЯХ„„1718230 Al

i, (я)5 G 06 F 15/336 6 34е е 3 масштабно-временным искажениям. Цель изобретения — повышение быстродействия.

Разделитель содержит генератор 1 тактовых импульсов, два аналого-цифровых преобразователя 4, 5, делитель,2 частоты, управляемый делитель 3 частоты, коррелятор 12, блоки 18, 19 вычисления параметра временного масштабирования, блоки 20, 21 памяти, вычислители 28-30, мультиплексоры 22 — 24, элементы И 14 — 17, триггеры 810, счетчики 6 — 7, делитель 32, накапливающий сумматор 31, блоки 25-27 регулируемой задержки,, дополнительный элемент ИЛИ 11 и блок 13 вычисления нормированной взаимной задержки импульсов квантования. 3 з.п.ф-лы, 4 ил.

1718230

15

Изобретение относится к вычислительной и измерительной технике и может быть использовано для определения корреляционной функции каждого из суммы случайных сигналов, подвергнутых различным масштабно-временным искажениям (МВИ).

Целью изобретения является повышение быстродействия.

На фиг, 1 приведена структурная схема разделителя коррелограмм; на фиг. 2— структурная схема коррелятора; на фиг. 3— структурная схема блока определения нормированной взаимной задержки импульсов квантования; на фиг. 4 — структурная схема третьего блока регулируемой задержки, Разделитель коррелограмм содержит генератор 1 тактовых импульсов, делитель 2 частоты, управляемый делитель 3 частоты, аналого-цифровые преобразователи(АЦП) 4 и 5, счетчики 6 и 7, триггеры 8-10, элемент

ИЛИ 11, коррелятор 12, блок 13 вычисления нормированной взаимной задержки импульсов квантования, элементы И 14-17, блоки 18-19 вычисления параметра временного масштабирования сигнала, блоки 20 и

21 памяти, мультиплексоры 22-24, блоки

25-27 и регулируемой задержки, вычислители 28 — 30, накапливающий сумматор 31 и делитель 32.

Коррелятор 12 содержит регистры 33 и

34, делители 35 и 36 частоты, триггеры 37 и

38, элемент И 39, группу 40 перемножителей группу 41 накапливающих сумматоров, блок 13 определения нормированной взаимной задержки импульсов квантования содержит счетчик 42; элемент ИЛИ 43, элемент 44 сравнения, регистры 45-47 памяти, перемножители 48-50, делитель 51, вычислитель 52.

Блок 27 регулируемой задержки содержит группу 53 регистров, группу 54 элементов И, элемент ИЛИ 55, дешифратор 56, счетчик 57.

Разделитель коррелограмм работает следующим образом, На вход А поступает сигнал x(t)+y(t), на вход Б — сигнал x(t+K»t)+y(t+Kyt). В первом цикле разделитель настроен на коэффициент Кх МВИ процесса х. В результатевыполнения этого цикла в блоке памяти устройства хранится сумма корреляционных функций (КФ) процесса х и сглаженной

КФ процесса у. Во втором цикле разделитель настраивается на коэффициент КФ процесса х. Эта сумма тоже запоминается в памяти устройства, чем завершается первый этап его работы.

Улучшить разделение коррелограмм можно, если знать вклад, который вносят сглаженные КФ в результате, полученном на первом этапе. Оценка этого вклада для каждой из коррелограмм и его вычитание из сумм, полученных на первом этапе, производятся в двух циклах второго этапа работы разделителя коррелограмм.

В исходном состоянии счетчики 6 и 7, триггеры 8 — 10 и накапливающий сумматор

31 обнулены. Мультиплексор 22 подключен код К» к входу блока 18 памяти, выполняющего функции преобразователя кода. Благо- . даря этому на управляющий вход делителя

3 частоты поступает код, соответствующий значению коэффициента К» МВИ процесса х. Объемы памяти блоков 18 и 19, выполненные в виде постоянных запоминающих устройств, соответствуют всем возможным кодам МВИ. Объем блоков 20 и 21 памяти такой, что каждый из них Способен хранить одну коррелограмму.

Первый цикл работы начинается с приходом запускающего импульса, который включает генератор 1 тактовых импульсов и подтверждает (устанавливает) нулевое состояние триггеров 8-10, обнуляет счетчики.

6 и 7, а также проходит. через элемент ИЛИ

11 и обнуляет коррелятор 12 ° блок 13 и третий блок 27 регулируемой задержки. Тактовые импульсы с выхода -генератора поступают на входы делителей 2 и 3. С выхода делителя 2 снимаются импульсы квантования, период следования которых выбирается в соответствии с теоремой Котельникова, и поступаютна синхровход АЦП

4, в котором происходит преобразование аналоговых сигналов в цифровой код. Делитель 3 имеет в первом цикле коэффициент деления, определяемый значением коэффициента К», а именно в 1(1+K») раз меньший, чем делитель 2. Импульсы с его выхода тактируют АЦП.

Таким образом, входные сигналы дискретизируются, каждый со своей частотой (с частотой fp и с частотой fp(1+K»), С выхода

АЦП 4 цифровые отсчеты поступают на вход коррелятора 12. С выхода АЦП 5 цифровые отсчеты поступают на вход третьего блока

27 регулируемой задержки, в котором задерживаются на время отставания от цифровых отсчетов АЦП 4, в результате чего на входы коррелятора 12 цифровые отсчеты поступают одновременно, Блоком 27 регулируемой задержки управляет блок 13, который на основании анализа коэффици ента МВИ тактовой частоты определяет код задержки цифровых отсчетов АЦП 5. В корреляторе по поступающим одновременно цифровым отсчетам производится вычисление взаимной КФ (ВКФ) поступающих сигналов. Поскольку дискретизация входных сигналов выполняется с различной часто1718230 той. а для вычисления ВКФ они поступают следняя является суммой собственно КФ на коррелятор одновременно, то происхо- процесса у и сглаженной КФ процесса х, дит взаимное масштабно-временное преоб- следовательно, уменьшается вклад одной разование входных сигналов, которое коррелограммы в другую. Вычитание проискомпенсирует МВИ процесса х. Отсчеты КФ 5 ходит с помощью вычислителя 30, Блок 26 поступают на информационные входы бло- регулируемой задержки используется в схеков 20 и 21 памяти, а синхроимпульсы с ме для синхронизации первичной КФ, посинхровыхода коррелятора 12 через откры- ступающей с выхода мультиплексора 24, и тые элементы И 15 и 17 — на синхровходы сглаженной КФ, задержанной на время (К„записи информации блока 21 памяти, в ко- 10 Ку}Т. торые и записываются отсчеты КФ процес- Таким образом. в первом цикле второго са х, которая, кроме собственно КФ этапа на выходе с вычислителя 30 формирупроцесса х, содержит сглаженную КФ про- ется коррелограмма процесса у, полностью очищенная от вклада коррелограмм процесПо окончании первого цикла счетчик 6 15 са х. По окончании первого цикла происхопереполняется и импульс с его выхода пере- дит переполнение счетчика 7, емкость водит триггер 8 в единичное состояние. Им- которого равна объему блока 20(21) памяти, пульс с выхода переполнения счетчика 6 Триггер 10 устанавливается в единичное сопроходит также через элемент ИЛИ 11 и стояние и переводит мультиплексоры 23 и обнуляет коррелятор 12, третий блок 27 ре- 20 24 в положение, при котором на выход мульгулируемой задержки и блок 12, кроме того, типлексора 23 поступает первичная КФ прообнуляет и делители 2 и 3 (не показано), В цесса у, т.е. содержимое блока 20 памяти. а таком состоянии триггера 8 открыт элемент на блок 26 регулируемой задержки и далее

И 16, мультиплексор 22 подключает код Ку к вычислитель 30 — содержимое блока 21 павходублока18 памяти. Работа разделителя 25 мяти, т.е. первичная КФ процесса х. В рекоррелограммы во втором цикле протекает зультате этого, во втором цикле второго аналогично первому за исключением того, этапа на выходе вычислителя 30формируетчто во втором цикле происходит взаимное ся коррелограмма процессах,очищенная от масштабно-временное преобразование вклада коррелограммы процесса у. входных сигналов, компенсирующее МВИ 30 Коррелятор 12 (фиг. 2) работает следуюпроцесса у, отсчеты.КФ которого записыва- щим образом. ются в блок 20 памяти. При поступлении импульса на. вход обПо окончании второго цикла триггер 8 нуления обнуляется делитель 35, а триггер переходит в нулевое состояние, Импульс 37 устанавливается в нулевое состояние. переключения с его инверсного выхода при- 35 Триггер 38 находится в нулевом состоянии, водит к тому, что триггер 9 переключается в что запрещает работу делителя 36. Высокий единичное состояние. Низкий уровень с ин- потенциал с инверсного выхода триггера 37 версного выхода триггера 9 закрывает эле- разрешает работу регистра 34 в режиме памент И. 15, блокируя этим режим. записи раллельной записи информации. Цифровые информации в блоки 20 и 21 памяти. Так 40 отсчеты поступают на первый и второй вхоначинается второй этап работы разделите- ды коррелятора. Цифровые отсчеты, постуля коррелограмм, на котором блоки 20 и 21 . пающие на первый вход коррелятора, памяти работают в режиме считывания. поступают на вход регистра 33 и сдвигаются

Триггер10находится в нулевом состоя- . по нему по импульсам квантования (не понии. Разность Кх-Ку коэффициентов МВИ 45 казано). Число отсчетов корреляционной процессов х и у с выхода вычислителя 28 функции соответствует числу отводов регичерез преобразователь кода, выполненный. стра 33. Цифровые отсчеты с выходов региств виде блока 19 памяти, поступает на управ- .. ра 33 перемножаются в перемножителях 40 с ляющие входы двух идентичных блоков 25 и цифровыми отсчетами, поступающими на

26 регулируемой задержки. Поэтому каж- 50 второй вход коррелятора. Результаты передый из них задерживает поступающие на множения накапливаются всумматорах41. него отсчеты на время (Кх — Ку)Т, являющееся При появлении импульса на выходе депараметром сглаживания. В силу этого на лителя 35, а коэффициент деления его соотвыходе вычислителя 29 формируется раз- ветствует коэффициенту корреляционного ность между первичной КФ процесса х и той 55 накопления, ординаты КФ с выходов суммажеуКФ.задержанной на время(К,— Ky)T. На . торов 41 переписываются в регистр 34, а выходе делителя 32 формируется сглажен- триггеры 37 и 38 устанавливаются в единичнаяпервичная КФпроцесса.Одновременно ное состояние. Установление триггера 37 в происходит считывание блока 20 памяти, единичное состояние разрешает работу рехранящегося первичную КФ процесса у. По- гистра 34 в режиме последовательного

1718230

20

55 сдвига информации, Установление триггера

38 в единичное состояние разрешает работу элемента И 39. Импульсы квантования проходят через элемент И 39, выделяются на синхровыходе коррелятора, осуществляют сдвиг отсчетов КФ с регистра 34 на информационный выход коррелятора, а также поступают на вход делителя 36. При появлении импульса на выходе делителя 36, коэффициент деления которого равен М, где М вЂ” число вычисляемых ординат КФ, триггер 38 устанавливается в нулевое состояние. В дальнейшем работа коррелятора аналогична.

Блок 13 (фиг. 3) работает следующим образом.

При поступлении импульса на вход обнуления он проходит через элемент ИЛИ 43 и обнуляет счетчик 42, который в дальнейшем подсчитывает импульсы квантования с выхода делителя 2. На управляющий вход поступает коэффициент деления делителя

3, а в регистре 47 постоянно хранится код коэффициента деления делителя 2. На выходе вычислителя 52 получается разность коэффициентов деления, а на выходе перемножителя 48 — результат перемножения коэффициентов деления. B регистре 46 хранения постоянно хранится код частоты генератора 1. В результате этого на выходе делителя 51 получается значение кода интервала времени разности во времени между импульсами квантования первого и. второго канала, т.е. тот промежуток времени, на сколько расходятся импульсы квантования за один период импульса квантования. В перемножителе 50 этот код перемножается с значением числа импульсов квантования первого канала. B регистре

45 хранится код периода импульса квантования первого канала, т.е. код периода импульса с выхода делителя 2. При сравнении кода выхода перемножителя 50 с кодом регистра 45, а это происходит тогда, когда разность времени квантования приводит к времени периода квантования, на выходе элемента 44 сравнения вырабатывается импульс, который выделяется на выходе блока, одновременно проходит через элемент

ИЛИ 43 и устанавливает счетчик 42 в нулевое состояние. Таким образом, блок постоянно вырабатывает импульс тогда, когда сумма времени, вызванная расхождением импульсов квантования, сравнивается с периодом импульсов квантования первого канала. В дальнейшем работа блока аналогична.

Третий блок 27 регулируемой задержки (фиг. 4) работает следующим образом.

При поступлении импульса на вход обнуления счетчик 57 устанавливается в нулевое состояние. На нулевом выходе дешифратора 56 высокое единичное напряжение, которое открывает элемент И 54 . В этом случае цифровой код без задержки с входа блока проходит через элемент И 54 через элемент ИЛИ 55 и поступает на выход блока, При поступлении импульса на тактовый вход блока счетчик 57 устанавливается в состояние, при котором на его выходе код

"1". В этом случае на первом выходе дешифратора формируется высокое напряжение, которое открывает элемент И 54 . Следовательно, в этом случае на выход проходит входной цифровой код, задержанный в регистре 53 на один период импульсов квантования первого канала, так как импульс квантования второго канала в этом случае (об этом указывает импульс, поступивший на счетный вход блока) обгоняет на один период импульс квантования первого канала, Таким образом, на выход блока цифро вые отсчеты поступают без учета задержки импульсов квантования.

При необходимости можно поставить еще один регистр на информационный вход блока и синхронизировать его импульсами квантования первого канала. Это снимает ограничения на быстродействие перемножителя в корреляторе, однако в этом случае необходимо учитывать, что коррелограмма смещается на один такт. В дальнейшем работа блока аналогична.

Формула изобретения

1. Разделитель коррелограмм, содержащий генератор тактовых импульсов. три триггера, делитель частоты. управляемый делитель частоты, два аналого-цифровых преобразователя, два блока вычисления параметра временного масштабирования, два блока памяти, три мультиплексора, четыре элемента И, коррелятор, два блока регулируемой задержки, два счетчика, три вычислителя, накапливающий сумматор и делитель, причем вход запуска генератора тактовых импульсов соединен с входами установки в "0" первого, второго и третьего триггеров и является входом запуска разделителя, выход генератора тактовых импульсов соединен с входом делителя частоты и с информационным входом управляемого делителя частоты, выход которого соединен с синхровходом первого аналого-цифрового преобразователя, а управляющий вход — с выходом первого блока вычисления параметра временного масштабирования. вход которого соединен с выходом первого мультиплексора, управляющий вход которого соединен с инверсным выходом первого

1718230

10 триггера,.с входом установки в "1" второго с входом установки в "1" первого триггера, триггера и с первым входом первого эле-. выходпереполнения аервогосчетчика соедимента И, первый информационный вход: нен с входомустановки в "1" третьеготриггера, первого мультиплексора соединен с входом информационный вход накапливающего уменьшаемого первого вычитания и являет- .5 сумматора соединен с выходом третьего выся входом задания первого коэффициента читателя, вход вычитаемото которого соедимасштабно-временных искажений раздели-: нен с выходом первого блока регулируемой теля, второй. информационный вход первого задержки, информационный вход .которого мультиплексора соединен с входом вычита- соединен с входом уменьшаемого третьего емого первого вычитателя и является:вхо- 10 вычитателя и с выходом третьего. мультидом задания второго коэффициента плексора, отличающийся тем, что, с масштабно-временных искажений раздели+ целью повышения быстродействия, в него теля, выход первого вычитателя соединен. с дополнительно введены третий блок регуливходом второго блока вычисления парамет- руемой задержки, блок вычисления норми.ра временного масштабирования, выход Ko-. 15 рованной взаимной задержки. импульсов торого соединен с управляющими входами квантования, и элемент ИЛИ, первый вход первого и второго блоков регулируемой за- которого соединен с выходом переполнедержки и с входом делителя, вход делимого: ния второго счетчика, вход установки в "0" которого соединен с выходом накапливаю.- которого соединен с входом установки в "0" щего сумматора, а выход — с первым вхо- 20 первого счетчика, с входом запуска раздедом уменьшаемого второго вычитателя, лителя и с вторым входом элемента ИЛИ, выход которого является выходом раздели- выход которого соединен с входом обнулетеля, а вход вычитаемого соединен с выхо- ния коррелятора и с входом обнуления блодом второго блока регулируемой задержки, ка вычисления нормированной взаимной информационный вход которого соединен с 25 задержки импульсов квантования, вход завыходом второго мультиплексора,.управля- дания коэффициента деления импульсов ющий вход которого соединен с управляю- квантования которого соединен с выходом щим входом третьего мультиплексора и с первого блока вычисления параметра вреинверсным выходом третьего триггера, ин- менного масштабирования, выход блока выформационый вход второго мультиплексора 30 числения нормированной взаимной соединен с выходом первого блока памяти задержки импульсов квантования соединен и с первым информационным входом треть- с управляющим входом третьего блока регуего мультиплексора, а второй информаци- лируемой задержки, а вход импульсов кванонный вход второго мультиплексора тования — с выходом делителя, частоты, с соединен с вторым информационным вхо-. 35 тактовым входом коррелятора и с тактовым дом третьего мультиплексора и с выходом" входом третьего блока регулируемой задервторого блока памяти, синхровход записи жки, информационный вход которого соедикоторого соединен с выходом первого эле- нен с выходом первого аналого-цифрового мента И,.второй вход которого соединен с преобразователя, выход третьего блока ревыходом второго элемента И и с первым.40 гулируемой задержки — с первым информавходом третьего элемента И, выход которо- ционым входом коррелятора, второй го соединен с синхровходом записи первого информационный вход которого соединен с блока памяти, синхровход считывания кото- выходом второго аналого-цифрового преоброго соединен с синхровходом считывания разователя, синхровход окончания вычислевторого блока памяти, со счетным входом 45 ний коррелятора соединен с вторым входом первого счетчика и с выходом четвертого эле- второго элемента И, а информационный вымента И, первый вход которого соединен с ход коррелятора соединен с информационпрямым выходам второго триггера, инверс- - ными входами первого и второго блоков ный выход которого соединен с первым вхо- памяти, прямой выход первого триггера содом второго элемента И, второй вход 50 единен с вторым входом третьего элемента четвертого элемента И соединен со счетным И, входом второго счетчика, с выходом делителя 2, Разделитель по и. 1, о т л и ч а ю щ и йчастоты и с синхровходом второго аналого- с я тем, что коррелятор содержит первый и цифрового преобразователя, информацион- второй регистры, первый и второй триггеры, ный вход которого является первым 55 первый и второй делители частоты, группу информационным входом разделителя, ин- . перемножителей, группу накапливающих формационный вход второго аналого-цифро- сумматоров и элемент И, выход которого вого преобразователя является вторым соединен с информационным входом перинформационным входом разделителя, вы- вого делителя частоты, с синхровходом поход переполнения второго счетчика соединен, следовател ь ного сдвига второго регистра и

1718230

12 является синхровходом окончания вычисления коррелятора, первый вход элемента И соединен с информационным входом второго делителя частоты и является тактовым входом коррелятора, второй вход элемента

И соединен с прямым выходом первого триггера, инверсный выход которого соединен с входом разрешения работы первого делителя частоты, выход которого соединен с входом установки в "О" первого триггера, вход установки в "1" которого соединен с выходом второго делителя частоты, с входом установки в "1" второго триггера и с синхровходом параллельной записи второго регистра, вход управления параллельной записью которого соединен с инверсным выходом второго триггера, а.вход управления последовательным сдвигом первого регистра соединен с прямым выходом второго триггера, вход установки в "1" которого соединен с входом обнуления второго делителя частоты и с входом обнуления коррелятора, первый информационный вход второго регистра является первым информационным входом коррелятора, разрядные выходы второго регистра соединены с первыми входами соответствующих перемножителей группы, вторые входы .которых подключены к второму входу коррелятора, выходы перемножителей группы соединены с входами соответствующих накапливающих сумматоров группы,, выходы которых соединены с соответствующими разрядными входами первого регистра, выход которого является выходом коррелятора, 3. Разделитель по и. 1, о т л и ч а ю щ и йс я тем, что блок вычисления нормированной взаимной задержки импульсов квантования содержит три регистра памятй три перемножителя, вычитатель, делитель, элемент сравнения, элемент ИЛИ и счетчик, счетный вход которого является входом импульсов квантования блока. выходы счетчика .соединены с первым входом первого перемножителя, а вход обнуления с выходом элемента ИЛИ, первый вход которого

20 ется входом задания коэффициента деления

ЗО

45 является входом обнуления блока, а второй вход элемент ИЛИ соединен с выходом Ьлока и с выходом элемента сравнения, первый вход которого соединен с выходом первого регистра памяти, а второй вход элемента сравнения соединен с выходом первого перемножителя, второй вход которого соединен с выходом делителя, вход делимого которого соединен с выходом второго перемножителя, а вход делителя соединен с выходом третьего перемножителя, первый вход которого соединен с выходом второго регистра памяти, а второй вход третьего перемножителя соединен с выходом вычитателя, вход уменьшаемого которого соединен с первым входом второго перемножителя и с выходом третьего регистра памяти, вход вычитаемого вычитателя соединен с вторым входом первого перемножителя и являчастоты импульсов квантования блока.

4. Разделитель по и. 1, о т л и ч а ю щ и йс я тем, что третий блок регулируемой задержки содержит счетчик, дешифратор, группу элементов И, группу регистров и элемент ИЛИ, выход которого является выходом блока, а входы элемента ИЛИ соединены с выходами соответствующих элементов И группы, первые входы которых, кроме первого, соединены с выходами одноименных регистров группы, вход последнего элемента И соединен с информационным входом последнего регистра группы и является информационным входом блока, синхровходы регистров группы подключены к тактовому входу блока, вход обнуления счетчика является входом обнуления блока, счетный вход счетчика является управляющим входом блока, разрядные выходы счетчика соединены с соответствующими входами дешифратора, выходы которого соединены с вторыми входами соответствующих элементов И группы, выход каждого регистра группы, кроме nepeoro, соединен с информационным входом предыдущего регистра группы.

1718230

1718230

1718230

Составитель 8.Орлов

Техред М.Моргентал

Редактор И.Шулла

Корректор Э.Лончакова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 883 . Тираж .. Подписное

8НИИПИ Государственного комитета по изобретениям и ОткРытиям при ГКНТ ССч

313035, Москва, Ж-Зф; Раушская наб., 4/5