Программируемый приемник сигналов для коммутационных сред

 

Изобретение относится к усилительным устройствам и может быть использовано в аналоговых вычислительных машинах. W о Целью изобретения является повышение помехоустойчивости. Программируемый приемник сигналов для коммутационных сред содержит с первого по двадцать третий усилительные транзисторы 1...23, с первого по шестой генераторы 24...29 тока, первый и второй накопительные конденсаторы 30 и 31, дифференциальный усилитель 32 мощности , блок 33 выборки и хранения, программирующий блок 34, с первого по десятый масштабные резисторы 35...44, первый и второй входы 45 и 46, первую и вторую шины 47 и 48 питания, первый и второй выходы 49.и 50, шину 51 опорного напряжения, шину 52 нулевого потенциала. Работа устройства основана на накоплении входного сигнала. 3 ил. Щ. Ё X ь со 1Ч СА) О Фаг. I

СОЮЭ СОВЕТСКИХ

СОЦИ АЛ ИСТИЧ Е С К ИХ

РЕСПУБЛИК (5 )5 G 06 6 7!12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4442762/24 (22) 20.06.88 (46) 07.03.92.Бюл. М 9 (71) Институт кибернетики им, В.M.Ãëóøêoва (72) А,Д.Бех В.В.Чернецкий и Д.А.Бех (533 681.335 (088.8) (56) Авторское свидетельство СССР

М 468254, кл. G 06 á 7/12, 1972.

Авторское свидетельство СССР

М 1177827, кл. G 06 б 7/12, 1984. (54) ПРОГРАММИРУЕМЫЙ ПРИЕМНИК

СИГНАЛОВ ДЛЯ КОММУТАЦИОННЫХ

СРЕД (57) Изобретение относится к усилительным устройствам и может быть использовано в аналоговых вычислительных машинах, 4В. 5U«1718236 А1

Целью изобретения является повышение помехоустойчивости. Программируемый приемник сигналов для коммутационных сред содержит с первого по двадцать третий усилительные транзисторы 1...23, с первого по шестой генераторы 24...29 тока, первый и второй накопительные конденсаторы 30 и

31, дифференциальный усилитель 32 мощности, блок 33 выборки и хранения, программирующий блок 34, с первого по десятый масштабные резисторы 35...44, первый и второй входы 45 и 46, первую и вторую шины 47 и 48 питания, первый и второй выходы 49.и 50, шину 51 опорного напряжения, шину 52 нулевого потенциала.

Работа устройства основана на накоплении входного сигнала, 3 ил;

1718236

20

50

Изобретение относится к усилительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Целью изобретения является повышение помехоустойчивости.

На фиг. 1 изображена схема приемника; на фиг. 2 — схема программирующего блока; на фиг. 3 — временная диаграмма его работы.

Приемник содержит с первого по двадцать третий усилительные транзисторы

1...23, с первого по шестой генераторы

24...29 тока, первый и второй накопительные конденсаторы 30 и 31, дифференциальный усилитель 32 мощности, блок 33 выборки и хранения, программирующий блок 34, с первого по десятый масштабные резисторы 35...44, первый и второй входы 45 и 46, первую и вторую шины 47 и 48 питания, первый и второй вцходы 49 и 50, шину 51 опорного напряжения, шину 52 нулевого потенциала.

На фиг; 2 изображен один из возможных вариантов функциональной схемы программирующего блока. Он содержит генератор 53 импульсов с триггерным выходом, счетчик 54 импульсов, счетчик 55, первый и второй разрядные счетные триггеры

56 и 57, первый и второй элементы И-НЕ 58 и 59, первый, второй и третий элементы И

60, 61 и 62, первый и второй блоки 63 и 64 согласования уровней, первый выход 65, второй, третий, четвертый, пятый, шестой, седьмой, восьмой выходы 66, 67, 68, 69, 70, 71, 72, управляющий вход 73.

Программируемый приемник сигналов для коммутационных сред работает следующим образом.

В исходном состоянии четвертый, одиннадцатый, тринадцатый и пятнадцатый уси. лительные транзисторы 4, 11, 13 и 15, являющиеся управляющими переключателями токов, открыты сигналами с второго, пятого и шестого выходов программирующего блока 34. Токи первого, второго, третьего и четвертого генераторов 24, 25, 26 и 27 тока ответвляются в эти усилительные транзисторы. Первый, второй, пятый, шестой, восьмой, девятый и с шестнадцатого по девятнадцатый усилительные транзисторы 1, 2, 5, 6, 8, 9, 16, 17, 18 и 19 дифференциальных пар заперты ввиду отсутствия токов эмиттероа. Первый и второй накопительные конденсаторы 30 и 31 разряжены, напряже ние на первом и втором выходах 49, 50 равно нулю. При появлении на первом, третьем, четвертом и седьмом выходах программирующего блока 34 разрешающих сигналов токи с первого по четвертый генераторов 24...27 тока переключаются соответственно в третий, седьмой, десятый, двенадцатый и четырнадцатый усилительные транзисторы 3, 7, 10, 12 и 14. Появление токов эмиттеров усилительных транзисторов дифференциальных пар отпирает эти транзисторы. Напряжение между первым и вторым входами 45 и 46 равно нулю. Коллекторные токи первого, второго, пятого и.шестого усилительных транзисторов 1, 2, 5 и 6 разряжают первой и второй накопительные транзисторы 30 и 31. Заряд накопительных конденсаторов выполняется токами третьего и четвертого генераторов 26 и 27 тока и шестнадцатого и восемнадцатого усилительных транзисторов 16 и 18. Равенство токов заряда и разряда первого и второго накопительных конденсаторов 30 и 31 поддерживается цепями отрицательной обратной связи, содержащими схемы сравнения на двадцатом, двадцать первом, двадцать втором и двадцать третьем усилительных транзисторах 20, 21, 22 и 23. Благодаря отрицательной обратной связи напряжение на первом и втором. накопительных конденсаторах 30 и 31 поддерживается равным напряжению с шины 51 опорого напряжения, поскольку дифференциальный усилитель 32 мощности имеет коэффициент передачи по напряжению, равный единице.

Особенность описываемого приемника состоит в том, что поступление сигнала произвольной формы на первый и второй входы

45 и 46 при идентичных первом, втором, пятом и шестом усилительных транзисторах

1, 2, 5 и 6 не вызывает изменение напряжения на первом и втором выходах 49 и 50.

Относительно входного сигнала выходы дифференциальных пар на первом, втором и пятом, шестом усилительных транзисторах 1, 2 и 5, 6 включены встречно. Поэтому входной сигнал вызывает перераспределение коллекторного тока между усилительными транзисторами, подключенными к одному и тому же накопительному- конденсатору. Если одну из пар усилительных транзисторов отключить с помощью управляющих сигналов с первого или третьего выходов программирующего блока 34, то каждая пара усилительных транзисторов работает как дифференциальный усилитель, коллекторные токи которого обеспечивают разряд первого и второго накопительных конденсаторов 30 и 31

Программируемый приемник сигналов осуществляет накопление усиленных по напряжению импульсов. Режим накопления разнополярных элементов входного сигнала осуществляется в результате переключения тока первого генератора 24 тока третьим и седьмым усилительными транзи1718236 сторами 3 и 7, выполняющими функцию пе- блок 33 выборки и хранения. Особенность реключателя тока, между дифференциаль- умножения входного сигнала на знакопереными парами первого, второго и пятого, менную функцию, реализуемая управляешестого усилительных транзисторов 1, 2 и мыми первой ивторойдифференциальными

5, 6 при каждой смене полярности элемен- 5 парами, состоит в том, что включение цепей тов входного сигнала. При этом длитель- обратной связи на первый и второй входы ность включения тока в дифференциальную 45 и 46 для компенсации постоянных смепару равна длительности элемента входно- щений исключается, так как любая отрицагосигнала.Совпадениеэлементоввходного тельная обратная связь для одной пары. сигнала и импульсов тока осуществляется в 10 транзисторов является положительной для результате синхронизации с помощью про- другой пары, что приводит к неустойчивой граммирующего блока 34. работе. Поэтому компенсирующая обратная

При поступлении на первый и второй . связь включается с помощью дополнительвходы 45 и 46 элемента входного сигнала,: ной дифференциальной пары по схеме сумположительной полярности открываются 15 мирования токов непосредственно на первый и второй усилительные транзисторы - . накопительных конденсаторах. Работа та1 и 2, что приводит к появлению разности кой схемы состоит в следующем. напряженийзарядапервогоивторогонако- На интервале времени действия входпительных конденсаторов 30 и 31. Если сле- ного сигнала восьмой и девятый усилительдующие. элементы входного сигнала имеют 20 ные транзисторы 8 и 9 открыты ввиду ту же полярность, то третий усилительный переключения второго генератора 25 тока в транзистор 3, выполняющий функцию про- десятый усилительный транзистор 10, выходного, остается открытым, При измене- полняющий функцию проходного. Разность нии полярности элементов входного выходных токов восьмого и девятого усилисигнала закрывается третий усилительный 25 тельных транзисторов 8 и 9 имеет обратный транзистор 3 и открывается седьмой усили- знак и пропорциональна. выходному напрятельный транзистор 7. Благодаря этому иэ- жению на выходах 49 и 50, которое передаменение полярности входного сигнала не ется через блок 33 выборки и хранения. В вызывает изменение полярности прираще- конце интервала программируемый приемния напряжения на первом и втором выхо- 30. ник сигналов переводится в режим запомидах 49 и 50. Следовательно, режим нания выходного напряжения. При этом накопления элементов входного сигнала четвертый, одиннадцатый, тринадцатый и выполняется при условии нрограммирова- пятнадцатый усилительные транзисторы 4, ния блока 34 всоответствии с принимаемым 11, 13, 15 открываются, что приводит к высигналом. 35 ключению токов заряда и разряда первого и

Помехоустойчивость к импульсным воз- второго накопительных конденсаторов 30 и действиям достигается благодаря тому, что, 31. Благодаря большому выходному сопровремя накопления элементов входного сиг- тивлению выключенных дифференциальнала выбирается значительно больше дли- ных пар и большому входному тельности импульсной помехи. 40 сопротивлению дифференциального усилиПомехоустойчивость к периодическим теля 32 мощности напряжение на первом и воздействиям обеспечивается благодаря втором выходах 49 и 50 поддерживается невведению второй дифференциальной пары изменным при минимально возможных веиз пятого и шестого усилительных транзи- личинах емкости первого и второго сторов 5 и 6, включение которых произво- 45 накопительных конденсаторов 30 и 31. В дится периодически. Благодаря этому этом режиме осуществляется съем напряизбирательность к входным сигналам фик- жения выходного сигнала, а блок 33 выборсированной частоты отсутствуег, что приво- ки и хранения хранит предыдущее значение дит к ослаблению входных периодических : входного напряжения, так как сигнал на сигналов по сравнению с программируе- 50 восьмом выходе программирующего блока мым сигналом. 34 отсутствует, Помехоустойчивость к воздействию После режима запоминания осуществдрейфовых процессов вусилительныхтран- ляется режим компенсации выходного назисторах, характеризуемых постоянной пряжения при нулевом входном смещения на первом и втором входах 45 и 55 напряжении. В этом режиме открываются

46, получена в результате подключения третий, седьмой, десятый, двенадцатый и третьей дифференциальной пары на вось- четырнадцатый усилительные транзисторы мом и девятом усилительных транзисторах 3, 7, 10, 12 и 14. Переключения тока первого

8 и 9, управление которыми осуществляется генератора 24 тока между третьим и седьс первого и второго выходов 49 и 50 через. мым усилительными гранзисторами 3 и 7 не

1718236

20

40

50 происходит, благодаря чему входные напряжения на первом и втором входах 45 и 46 вычитаются.

В конце интервала времени напряжение на первом и втором выходах 49 и 50 оказывается пропорциональным напряжению дрейфовых процессов. Появлением сигнала на восьмом выходе программирующего блока 34 выходное напряжение передается в блок 33 выборки и хранения, который управляет величиной тока восьмого и девятого усилительных транзисторов 8 и 9, осуществляющих операцию вычитания напряжений входного сигнала и сигнала обратной связи.

На управляющий вход 73 поступает код коэффициента пересчета, задающий количество импульсов, время накопления входного сигнала. Работа программирующего блока 34 поясняется временной диаграммой фиг. 3.

Формула изобретения

Программируемый приемник сигналов для коммутационных сред, содержащий с первого по четвертый усилительные транзисторы, причем базы первого и второго усилительных транзисторов являются соответственно первым и вторым входами программируемого приемника, эмиттеры соединены с коллектором третьего усили-. тельного транзистора, коллектор четвертого усилительного транзистора подключен к шине нулевого потенциала, первый генератор тока, вход которого подключен к первой шине питания, эмиттеры третьего и четвер-, того усилительных транзисторов соединены. с выходом первого генератора тока, коллектор первого усилительного транзистора подключен к первому входу дифференциального усилителя мощности и к первой обкладке первого накопительного конденсатора, коллектор второго усилительного транзистора соединен с вторым входом дифференциального усилителя мощности и с первой обкладкой второго накопительногоо конденсатора, вторые обкладки первого и второго накопительных конденсаторов соединены с шиной нулевого потенциала, программирующий блок, первый и второй выходы которого подключены к базам соответственно третьего и четвертого усилительных транзисторов, первый и второй выходы дифференциального усилителя мощности являются соответственно первым и вторым выходами программируемого приемника, от л и ч а юшийся тем, что, с целью повышения помехоустойчивости, в него введены с пято-. го по двадцать третий усилительные транзисторы, с второго по шестой генераторы тока, блок выборки и хранения, с первого по десятый масштабные резисторы, причем база пятого усилительного транзистора соединена с базой второго усилительного транзистора, база первого усилительного транзистора подключена к базе шестого усилительного транзистора, эмиттер которого соединен с эмиттером пятого усилительного транзистора и с коллектсром седьмого усилительного транзистора, к базе которого подключен третий выход программирующего блока, выход первого генератора тока соединен с эмиттером седьмого усилительного транзистора, к базам восьмого и девятого усилительных транзисторов подключены соответственно первый и второй выходы блока выборки и хранения, эмиттеры восьмого и девятого усилительных транзистсров соединены с коллектором десятого усилительного транзистора, эмиттер которого подключен к эмиттеру одиннадцатого усилительного транзистора и к выходу второго генератора тока, вход которого соединен с первой шиной питания, коллектор одиннадцатого усилительного транзистора подключен к шине нулевого потенциала, четвертый и пятый выходы программирующего блока соединены с базами соответственно десятого и одиннадцатого усилительных транзисторов, выход третьего генератора тока подключен к эмиттерам . двенадцатого и тринадцатого усилительных транзисторов, выход четвертого генератора тока соединен с эмиттерами четырнадцатого и пятнадцатого усилительных транзисторов, коллекторы тринадцатого и пятнадцатого усилительных транзисторов подключены к шине нулевого потенциала. шестой выход программирующего блока соединен с базами. тринадцатого и пятнадцатого усилительных транзисторов, седьмой выход программирующего блока подключен к базам двенадцатого и четырнадцатого усилительных транзисторов, коллектор двенадцатого усилительного транзистора соединен с эмиттерами шестнадцатого и семнадцатого усилительных транзисторов, коллектор четырнадцатого усилительного транзистора подключен к эмиттерам восемнадцатого и девятнадцатого усилительных транзистороа,ê0ëëeêò0ðû семнадцатого и девятнадцатого усилительных транзисторов соединены с шиной нулевого потенциала, коллекторы пятого, восьмого и шестнадцатого усилительных транзисторов подключены к первому входу дифференциального усилителя мощности, к второму входу которого подключены коллекторы шестого, де1718236

10 вятого и восемнадцатого усилительных транзисторов. выход пятого генератора тока соответственно через первый и второй масштабные резисторы соединен с эмиттерами двадцатого и двадцать первого усилительных транзисторов, выход шестого генератора тока соответственно через третий и. четвертый масштабные резисторы подключены к эмиттерам двадцать второго и двадцать третьего усилительных транзисторов, входы пятого и шестого генераторов тока соединены с первой шиной питания, первый выход дифференциального усилителя мощности подключен к базе двадцатого усилительного-транзистора и к первому входу блока выборки и.хранения, второй вход которого соединен с базой двадцать третьего усилительного транзистора и с вторым выходом дифференциального усилителя мощности, базы двадцать первого и двадцать второго усилительных транзисторов подключены к шине опорного напряжения, коллектор двадцатого усилительного транзистора соединен с первым выводом пятого масштабного резистора и с базой семнадцатого усилительного транзистора, коллектор двадцать первого усилительного транзистора соединен с первым выводом шестого масштабного резистора и с базой шестнад5 цатого усилительного транзистора, коллектор двадцать второго усилительного транзистора подключен к первому выводу седьмого масштабного резистора и к базе восемнадцатого усилительного транзисто-.

10 ра, коллектор двадцать третьего усилительного транзистора соединен с первым выводом восьмого масштабного резистора и с базой девятнадцатого усилительного транзистора, вторые выводы пятого и шес15 того масштабных резисторов подключены к первому выводу девятого масштабного резистора, вторые выводы седьмого и восьмого масштабных резисторов соединены с первым выводом десятого масштабного ре20 зистора, восьмой выход программирующего блока подключен к стробирующему входу блока выборки и хранения, входы третьего и четвертого генераторов тока.и вторые выводы девятого и десятого масштабных рези25 сторов соединены с второй шиной питания.

1718236 бб б7 б8

Составитель 0,0траднов

Редактор Т.Юрчикова Техред М,Моргентэл Корректор Т.Палий

Заказ 883 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101