Устройство для последовательного обмена данными с квитированием

 

Изобретение относится к технике связи. Целью изобретения является увеличение пропускной способности. Устройство содержит приемник с блоками дискриминатора длительности импульсов и готовности к приему и передатчик с блоками регистра сдвига и логики формирования импульсов данных и синхронизации, манипулируемых по длительности. В устройство введены RS- триггеры и D-триггер, которые обеспечивают занесение данных из источника информации в регистр сдвига передатчика без подтверждения готовности к приему. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛЛСТИЧЕСКИХ

РЕСПУБ/ ИК (si>s Н 04 1 25/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4731289/09 (22) 18.08.89 (46) 15.03.92. Бюл. ¹ 10 (71) Коми научный центр Уральского отделения АН СССР (72) А.И.Сурнин (53) 681.325,5 (088.8) (56) Авторское свидетель:тво СССР

¹ 1665529, кл. Н 04 L 25 40. (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ОБМЕНА ДАН НЪ|МИ С КВИТИРОВАНИЕМ

Изобретение относи гся к технике связи и может использоваться при построении приемопередатчиков широтно-импульсной манипуляции.

Цель изобретения — увеличение пропускной способности.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит генератор 1 тактовых импульсов, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, первый счетчик

5, первый дешифратор 6, первый RS-триггер

7, триггер 8 "буфер запогнен", первый элемент ИЛИ 9, второй блок 10 задержки, второй счетчик 11, второй дешифратор 12, второй RS-триггер 13, первый блок 14 задержки, третий RS-триггер 15 третий блок 16 задержки, шестой RS-трп rep 17, четвертый блок 18 задержки, первый регистр 19 сдвига, второй D-триггер 20, второй элемент

„, Щ„„1720164 А1 (57) Изобретение относится к технике связи.

Целью изобретения является увеличение пропускной способности. Устройство содержит приемник с блоками дискриминатора длительности импульсов и готовности к приему и передатчик с блоками регистра сдвига и логики формирования импульсов данных и синхронизации, манипулируемых по длительности. В устройство введены RSтриггеры и D-триггер, которые обеспечивают занесение данных из источника информации в регистр сдвига передатчика без подтверждения готовности к приему. 1 ил.

ИЛИ 21, блок 22 потребителя информации, источник 23 информации, второй регистр 24 сдвига, делитель 25 частоты, первый мульти- ъ плексор 26, элемент И 27, пятый блок 28 задержки, третий счетчик 29, третий дешифратор 30, третий D-триггер 31, второй мультиплексор 32, первый D-триггер 33, формирователь 34 коротких импульсов, пятый, четвертый RS-триггеры 35 и 36, четвертый D-триггер 37, третий элемент ИЛИ 38. Ф

Устройство для приема и передачи дан. ных работает следующим образом, Делителе 2о делит частоту тактоеого ге- к нератора 1 и формирует на своих четырех выходах (1 — 4) четыре последовательности импульсов разной длительности Т1 Т ТЗ Т4, поступающие на мультиплексор 26. Выбор серии импульсов и их длительность на выходе мультиплексора 26 зависит от значения сигналов на его управляющих входах. С помощью формирователя 34 по заднему фронту каждого импульса происходит

17?0164 синхронизация счетчиков делителя 25 для получения импульсов со сква>кностыо 1/2.

Данные от источника 23 записываются в параллельном коде в регистр 24.

Строб сопровождения данных устанав- 5 ливает в нуль счетчик 29. При условии, что

D-триггер находится в состоянии "1", очередным фронтом импульса с выхода RSтриггера 36 D-триггер 31 устанавливается в состояние, разрешающее через элемент И 10

27 выполнение сдвига в регистре 24 и счет числа переданных битов счетчиком 29. Кроме того, на управляющих входах мультиплексоров 26 и 32 устанавливаются значения сигналов, обеспечивающие формирование 15 импульсов длительностью Т1 и Т2. Далее происходит сдвиг по ка>кдоглу заднему фронту импульсов с выхода мультиплексора

26 данных в регистре 24.

В зависимости от значения очередного бита формируется импульс длительностью 20

Т1 или Т2. По окончании передачи происходит изменение значения сигнала на выходе дешифратора 30 (код, занесенный в счетчик

29, соответствует числу передаваемых битов в каждом поле данных), установка D-триггера 25

37 в "О" и через третий элемент ИЛИ 38 установка D-триггера 31 в состояние, обеспечивающее передачу импульсов синхронизации длительностью ТЗ или Т4, прекращение сдвига информации в регистре 24 и счета 30 числа импульсов счетчиком 29, Длительность импульсов синхронизации зависит от состояния D-триггера 33. Информация в D-триггер 33 записывается по каждому переднему фронту иглпульса с вы- 35 хода HS-триггера 35 и зависит от готовности устройства к приему. Установка в "1" RSтриггеров 35 и 36 происходит по переднему фронту импульсов с выходов делителя 25.

Сброс D-триггера 33, RS-триггеров 35 и 36 40 выполняется в конце цикла формирования каждого импульса на выходе мультиплексора 26 сигналом с выхода формирователя 34.

Задержка занесения информации о со- 45 стоянии готовности к приему в D-триггер 33 на период паузы ТЗ позволяет подготовиться за это время к приему данных с линии связи путем считывания потребителем информации из регистра 19 и передать в цик- 50 ле формирования импульса синхронизации сигнал о готовности к приему. В результате повышается пропускная способность устройства, Сброс D-триггера 33 в конце каждого импульса в состояние, 55 обеспечивающее формирование импульсов длительностью Т4, необходим для устранения влияния на работу устройства переходных процессов.

По окончании передачи очередного поля информации сигнал с выхода дешифратора 30 поступает на вход источника 23 и сообщает ему о готовности к передаче, По этому сигналу источник 23 в цикле >ормирования импульса синхронизации длительностью 13 выполняет запись очередного поля данных в регистр 24 и сброс в "0" счетчика

29. Однако нахождение D-триггера 37 в состоянии "0" препятствует с помощью сигнала с его инверсного выхода, поступающего через элемент ИЛИ 38, установке тактирующими импульсами D-триггера

31 в состояние, обеспечивающее продолжение передачи данных до момента lloJlучения сигнала о готовности к приему от удаленного абонента. После получения сигнала о готовности v, приему по заднему фронту синхроимпульса происходит установка в "1" D-триггера 20, сигнал с выхода которого устанавливает в "1" D-триггер 37, что в свою очередь вызывает сброс в "0"

D-триггера? О.

В результате на выходе элемента ИЛИ

38 формируется сигнал, обеспечивающий разрешение передачи данных по фронту очередного тактирующего импульса. В результате наличия RS-триггера 36 фронт тактирующего импульса на тактовом входе

D-триггера 31 сдвинут относительно заднего фронта импульса на выходе мультиплексора 26 на величину паузы Т1, что и увеличивает пропускную способность устройства. При этом происходит переход к ре>киму передачи данных уже в процессе формирования импульса синхронизации в его. начальной стадии с длительностью Т1.

Входной аналоговый сигнал из линии связи через входной усилитель 2, фильтр 3 нижних частот и формирователь 4 прямоугольных импульсов поступает на блоки 5, 11, 19. Импульс, поступающий на установочный вход счетчика 11, разрешает начать измерение его длительности путем подсчета импульсов с выхода тактового генератора 1.

В зависимости от длительности входных импульсов с помощью дешифратора 12 устанавливаются в "1" триггеры 13, 15, 17.

Если p,ëèòeëüíîñTb импульса Т4, то все триггеры устанавливаются в "1", при ТЗ— триггеры 13 и 15, при T2 — триггер 13. По заднему фронту входного импульса происходит сдвиг данных в регистре 19. Необходиглая задержка обеспечивается блоком 14 задер>кки. Одновременно происходит счет числа принятых битов счетчиком 5. Если принят хотя бы один бит, то сигналом с выхода дешифратора 6 устанавливается в "1" триггер 7, что означает "Приемник занят", 1720164

20

35

50

После приема всего поля данных с известным фиксированным числом битов устанавливается в "1" триггер 8 и через элемент

ИЛИ 21 переводит в состояние "0" триггер

7. С помощью элемента ИЛИ 9 формируется сигнал "К приему не готов"; поступающий на D-вход триггера 33, Он запоминается по фронту импульса, поступающего на С-вход

D-триггера 33. Сигнал "Буфер заполнен" с выхода триггера 8 через блок 10 задержки поступает на вход регистра 19, запрещая сдвиг в нем. Одновременно он поступает в блок 22. После считывания данных из регистра 19 блок 22 устанавливает триггер 8 в

"0".

При поступлении импульсов синхронизации длительностью Т3 или Т4 выполняется сброс триггера 7 в нуль, установка в нуль счетчика 5 принятых битов. По заднему фронту импульса синхронизации выполняетоя занесение сигнала готовности к приему из триггера 17 в D-триггер 20. Последнее происходит лишь при отсутствии сигнала на установочном входе D-триггера 20 и соответствует завершению передачи данных.

Необходимая задержка сигналов синхронизации обеспечивается блоками 1б и 18 задержки. В результате, если источник 23 информации осуществил занесение данных в регистр 24 для передачи, то происходит установка в "1" третьего D-три.гера 37, сброс второго D-триггера 20 и продолжается передача данных. Если данные не записаны из источника 23 информации в регистр

24 сдвига, то происходит лишь установка в

"I" 0-триггера 37 и в "0" D-триггера 20.

Продол>кение передачи данных происходит после записи их в регистр 24.

По окончании входного импульса (во время паузы) происходит сброс триггеров 13, 15, 17 и счетчика 11 и прекращение счета последним, Пятый вход первого мультиплексора и первый вход второго мультиплексора подключены к выходу блока 28 задер>кки, так как в реальном устройстве функцию задержки сигнала выполняет сам D-триггер 31 формирования импульса синхронизации.

Формула изобретения

Устройство для последовательного обмена данными с квитированием, содержащее последовательно соединенные усилитель, фильтр ни>кних частот, формирователь прямоугольных импульсов, первый счетчик, первый дешифратор, первый RSтриггер, первый элемент ИЛИ и первый Dтриггер, последовательно соединенные второй счетчик, второй дешифратор, второй

RS-триггер, первый блок, задержки, первый регистр сдвига, блок потребителя информации, триггер "буфер заполнен" и второй блок задержки, выход которого соединен с вторым входом блока потребителя информации и вторым входом первого регистра сдвига, второй выход второго дешифратора через последовательно соединенные третий RS-триггер и третий блок задержки соединен с вторым входом первого счетчика, первым входом второго 0-триггера и первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом первого. элемента ИЛИ и выходом триггера

"буфер заполнен", второй вход второго Отриггера соединен с выходом четвертого блока задержки, выход формирователя прямоугольных импульсов соединен с первым входом второго счетчика, вторыми входами второго и тоетьего RS-триггеров и третьим .входом первого регистра сдвига, выход генератора тактовых импульсов соединен с вторым входом второго счетчика и первым входом первого делителя частоты, первый, второй, третий выходы которого соединены соответственно с первым, вторым, третьим входами первого мультиплексора, выход третьего D-триггера через пятый блок задержки соединен с первым входом второго мультиплексора, выход которого соединен с четвертым входом первого мультиплексора, пятый вход которого и первый вход элемента И соединены с выходом пятого блока задержки, выход первого мультиплексора является выходом устройства и соединен с вторым входом элемента И и через формирователь коротких импульсов с вторым входом делителя частоты и вторым входом первого D-триггера, первый выход источника информации соединен с первым входом второго регистра сдвига, второй вход которого и первый вход третьего счетчика соединены с вторым выходом источника информации, выход элемента И соединен с третьим входом второго регистра сдвига и вторым входом третьего счетчика, выход которого соединен с входом третьего дешифратора, выход второго регистра сдвига соединен с вторым входом второго мультиплексора, выход второго элемента ИЛИ соединен с вторым входом первого

RS-триггера, второй выход первого дешифратора соединен с вторым входом триггера

"буфер заполнен", а также третий элемент

ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью увеличения пропускной способности, в него введены четвертый, пятый, шестой RS-триггеры и четвертый D-триггер, причем четвертый выход делителя частот соединен с шестым входом первого мультиплексора, выход четвертого 0-триггера соединен с

1720164

Составитель Н,Лазарева

Техред M.Ìîpãåíòàë Корректор И,Муска

Редактор С.Лисина

Заказ 777 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-З5, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 первым входом третьего элемента ИЛИ и третьим входом второго О-триггера, выход третьего дешифратора соединен с входом источника информации, вторым входом третьего элемента ИЛИ и первым входом четвертого D-триггера, выход третьего элемента ИЛИ соединен с первым входом третьего D-триггера, выход второго D-триггера соединен с вторым входом четвертого

D-три г гера, выход фа рми рователя коротких импульсов соединен с первыми входами четвертого и пятого RS-триггеров, вторые входы которых соединены соответственно с первым и третьим выходами делителя частоты, выход четвертого RS-триггера соединен с вторым входом третьего 0-триггера, выход пятого RS-триггера соединен с третьим вхо5 дом первого D-триггера, выход которого соединен с третьим входом второго мультиплексора, третий выход второго дешифратора соединен с первым входом шестого RS-триггера, второй вход которого

10 соединен с выходом формирователя прямоугольных импульсов, выход шестого RSтриггера соединен с входом четвертого блока задержки.