Устройство для передачи и приема данных

 

Изобретение относится к технике связи и может быть использовано при построении приемопередатчиков широтно-импульсной манипуляции. Цель изобретения - повышение пропускной способности при обмене информацией. Устройство для передачи и приема данных содержит генератор 1 тактовых импульсов, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, счетчики 5, 11, 29, дешифраторы 6, 12, 30, RS-триггеры 7, 13, 15, триггер 8 "Буфер заполнен", первый, второй элементы ИЛИ 9, 22, блоки 10, 14, 16, 18, 28 задержки, блок 17 потребителя информации, регистры 19, 24 сдвига, D-триггеры 20, 31, 33, элементы И 21, 27, источник 23 информации, делители 25, 34 частоты, мультиплексоры 26, 32, формирователь 35 коротких импульсов. Цель изобретения достигается введением третьего элемента ИЛИ. Благодаря более быстрому сбросу в "0" RS-триггера 7 по переднему фронту импульса с выхода триггера 8 и задержке записи информации о готовности к приему в D-триггер 33 изменение выбора импульсов серии Т1, Т3 мультиплексором 26 происходит в процессе формирования их паузы. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (s1)s Н 04 (25/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

{21) 4715148/09

{22) 05.07.89 (46) 23.07.91, Б)ол, М 27 (71) Коми научный Центр Уральского отделения АН СССР (72) А.И.Сурнин (53) 681.325,5(088.8) (56) Авторское свидетельство СССР

М 1589417, кл. Н 04 1 25/40, 1988. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДАННЪ|Х (57) Изобретение относится к технике связи и может быть использовано при построении приемопередатчиков широтно-импульсной манипуляции. Цель изобретения — повышеwe пропускной способности при обмене информацией. Устройство для передачи и приема данных содерх<ит генератор 1 тактовых импульсов, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, счетчики 5, 11, 29, дешифраторы 6, 12, 30, RS-триггеры 7, 13, 15, триггер

8 "Буфер .заполнен", первый, второй элементы ИЛИ 9, 22, блоки 10, 14; 16, 18, 28 задержки, блок 17 потребителю информации, регистры 19, 24 сдвига, 0-триггеры 20,31, 33, элементы И 21, 27, источник 23 информации, делители 25, 34 частоты, мультиплексор 26, 32, формирователь 35 коротких импульсов. Цель изобретения достигается введением третьего элемента ИЯЛ. Благодаря более быстрому сбросу в "0"-RS-триггера 7 по переднему фронту импульса с выхода триггера 8 и задержке записи информации о готовности к приему в 0-триггер 33 изменение выбора импульсов серии

Т1, Т3 мультиплексором 26 происодит в процессе формирования их паузы. 1 ил, эом

Изобретение относится к технике связи и может быть использовано при построении приемопередатчиков широтно-импульсной манипуляции.

Цель изобретения — повышение пропускной способности при обмене информацией, На чертеже изображена структурная электрическая схема предлагаемого устройства.

Уотройство содержит генератор 1 тактовых импульсов. усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, первый счетчик 5, первый дешифратор 6, первый RS-триггер 7, триггер 8

"Буфер заполнен", первый элемент ИЛИ 9, второй блок 10 задержки, второй счетчик 11, второй дешифратор 12, второй RS-триггер

13, первый блок 14 задержки, третий RSтриггер 15, тре ий блок 16 задержки, блок

17 потребителя информации, четвертый блок 18 задержки, первый регистр 19 сдвига, второй 0-триггер 20, второй элемент И

21, второй элемент ИЛИ 22, источник 23 информации, второй регистр 24 сдвига, первый делитель 25 частоты, первый мультиплексор 26, первый элемент И 27, пятый блок 28 задержки, третий счетчик 29, третий дешифратор 30, третий D-триггер 31, второй мультиплексор 32, первый D-триггер 33, второй делитель 34 частоты, формирователь

35 коротких импульсов, третий элемент

ИЛИ 36, Устройство работает следующим обраДелитель 24 частоты, работающий от генератора +1, формирует при последовательности импульсов разной длительности

T1 < Т2 < ТЗ, поступающие на входы мультиплексора 26.

Формирователь 35 коротких импульсов вырабатывает последовательность импульсов, совпадающих по времени с отрицательными перепадами выходного сигнала, длительностью Т<Т1 (короче самой короткой паузы между импульсами) этой последовательностью производится сброс делителя

25 частоты для получения импульсов со скважностью 0,5. Отрицательным перепадом импульса с выхода формирователя 35 производится запись информации о готовности к приему в 0-триггер 33, Данные от источника 23 в параллельном коде записываются в регистр 24. Строб сопровождения данных устанавливает в "0" счетчик 29, Очередным перепадом (отрицательным) с соответствующего выхода делителя 25 частоты D-триггер 31 устанавливается в состояние, при котором сигнал с выхода блока 28 разрешает через элемент И 21 вы5

55 полнение сдвига в регистре 24 и счет числа переданных бит счетчиком 29. Кроме этого, на управляющих входах мультиплексоров

26 и 32 устанавливается значение сигналов, обеспечивающих формирование импульсов длительностью Т1 и Т2. Далее происходит сдвиг по каждому фронту заднему импульсов с выхода мультиплексора 26 в регистре

24 сдвига. В зависимости от значения очередного бита формируется импульс длительностью Т1 или Т2. По окончании передачи происходит изменение значения сигнала на выходе дешифратора 30 и установка D-триггера 31 в состояние, обеспечивающее передачу комбинации импульсов длительностью Т1 и TÇ или только импульсов синхронизации длительностью ТЗ, прекращение сдвига информации в регистре 24 сдвига и счета импульсов счетчиком 29. Состав комбинации импульсов синхронизации (если дополнительно передают только один бит) длительностью Т1 и TÇ или ТЗ зависит от состояния 0-триггера 33. Длительность импульсов при этом (Т1 и TÇ) определяется значением сигналов на выходе делителя 34 и на выходе D-триггера 33, соединенного с элементом И 27.

Для продолжения передачи записываются новые данные из источника 23 в регистр 24 сдвига, От состояния D-триггера 33 и значения сигнала на выходе делителя 34 частоты на два (через элемент И 27) зависит формирование дополнительного бита в виде импульса длительностью Т1 или импульса синхронизации ТЗ. Для увеличения пропускной способности устройства при формировании импульса синхронизации ТЗ от делителя 25 частоты синхронизируется делитель 34 частоты. В нем устанавливается состояние, обеспечивающее формирование импульса ТЗ независимо от состояния триггера 33. Благодаря. этому группа импульсов синхронизации может состоять из одного импул ьса.

Входной аналоговый сигнал линии связи через усилитель 2, фильтр 3 и формирователь

4 поступает на блоки 5, 11 и 19. Импульс, поступающий на установочный вход счетчика

11, разрешает начать измерение его длительности путем подсчета импульсов с выхода генератора 1, В зависимости от длительности входных импульсов с помощью дешифратора 12 устанавливаются в "1" триггеры

13 и 15, если длительность импульса ТЗ, то оба триггера устанавливаются в "1", а если

Т2 — то только триггер 13. По заднему фронту входного импульса происходит сдвиг данных в регистре 19. Необходимая задержка обеспечивается блоком 14, Одновременно происходит счет числа принятых бит счетчи1665529 ком 5. Если приняты хотя бы два бита, то сигналом с второго выхода дешифратора 6 устанавливается в "1" триггер 7, что означает "Приемник занят", После приема всего поля данных с известным фиксированным числом бит устанавливается в "1" триггер 8

"Буфер заполнен". С помощью элемента

ИЛИ 9 формируется сигнал "К приему не готов", поступающий нэ 0-вход D-триггера

33. Он,запоминается по заднему отрицательному фронту импульса, поступающему на тактовый вход D-триггера 33 с выхода формирователя 35, Сигнал "Буфер заполнен" с выхода триггера 8 через блок 10 поступает на вход регистра 19, запрещая сдвиг в нем, Одновременно он поступает в блок 21, а также через элемент 36 ИЛИ сбрасывает в нуль RS-триггер 7. После считывания данных из регистра 19, блок 21 устанавливает триггер 8 в "0", Состояние сигнала "Приемник занят" определяется только блоком 17 через триггер 8.

При поступлении импульсов сйнхронизации передним фронтом импульса с выхода блока 16 через элемент ИЛИ 36 выполняется дополнительный сброс RS-триггера 7 в нуль, установка в нуль счетчика 5 принятых бит, занесение сигнала готовности к приему в

0-триггер 20. Последнее происходит лишь при отсутствии сигнала на установочном входе D-триггера 20 и соответствует завершению передачи данных. Необходимая задержка сигнала синхронизации обеспечивается блоками 16 и 18. Сигнал "К передаче готов" с выхода D-триггера 20 поступает на вход источника 23 для занесения в регистр 24 новых данных в параллельном коде. После окончания входного импульса (во время паузы) происходит сброс RS-триггеров 13 и 15 и прекращение счета счетчиком 11.

Готовность у абонента, находящегося на приеме данных с линии связи определяется па числу принятых дополнительных бит в поле сообщения при фиксированном числе бит в поле данных. Если число бит в поле данных 8 или 0 (при отсутствии информации), то при заданном числе дополнительных бит, равном единице, общее число бит

Ф в поле сообщения может быть следующим;

0,1,8,9. Соответственно информация о количестве дополнительных бит, заносимая в Dтриггер 20 через элемент ИЛИ 22, зависит от значения сигнала на соответствующих выходах дешифратора 6.

Благодаря более быстрому сбросу в нуль RS-триггера 7 по переднему фронту импульса с выхода триггера 8 и задержке записи информации о готовности к приему в D-триггер 33 изменение выбора импульсов серии Т1, Т3 мультиплексором 26 проис5

55 ходит в процессе формирования их паузы, Зто ускоряет передачу сигналов квитирования (готовности) и в конечном счете повышает пропускную способность устройства, Формула изобретения

Устройство для передачи и приема данных, содержащее последовательно соединенные усилитель, фильтр нижних частот, формирователь прямоугольных импульсов, первый счетчик, первый дешифратор, первый RS-триггер, первый элемент ИЛИ, первый 0-триггер и первый элемент И, последовательно соединенные второй счетчик, второй дешифратор, второй RS-триггер, первый блок задержки, первый регистр сдвига, блок потреб:.теля информации, триггер "Буфер заполнен" и второй блок задержки, выход которага =îåäèíåí с вторым входом блока потребителя информации и вторым входом первого регистра сдвига, второй выход второго дешифратора через последовательно соединенные третий RSтриггер и третий блок задержки соединен с вторым входом первого счетчика и первым входом второго D-триггера, второй вход которого соединен с выходом четвертого блока задержки, вход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с вторым и третьим выходами первого дешифратора, четвертый выход которого соединен с вторым входам триггера "Буфер заполнен", выход которого соединен с вторым входом первого элемента

ИЛИ, выход формирователя прямоугольных импульсов соединен с первым входом второго счетчика, вторыми входами второго и третьего RS-триггеров и третьим входам первого регистра сдвига, выход генератора тактовых импульсов соединен с вторым входом второго счетчика и первым входам первого делителя частоты, первый, второй и третий выходы которого соединены соответственна с первым, вторым и третьим входами первого мультиплексора, четвертый вход которого соединен с первым выходом первого делителя частоты, третий выход которого соединен с первым входам второго делителя частоты и первым входом третьего D-триггера, выход которого через пятый блок задержки соединен с первым входам второго мультиплексора, выход которого соединен с пятым входом первого мультиплексора, шестой вход которого, второй вход второго делителя частоты и первый вход второго элемента И соединены с выходом пятого блока задержки, выход первого мультиплексора является выходом устройства и соединен с вторым входом второго элемента И, третьим входом второго делителя час1665529

Составитель Н. Лазарева

Техред M.Ìîðãåíòàë Корректор О. Кундрик

Редактор М, Бланар

Заказ 2400 Тираж 388 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 тоты и через формирователь коротких импульсов с вторым входом первого делителя частоты, первый выход источника информа, ции соединен с первым входом второго регистра сдвига второй вход которого и первый .вход третьего счетчика соединены с вторым выходом источника информации, выход вто,рого элемента И соединен с третьим входом второго регистра сдвига, выход которого соединен с вторым входом второго мультиплексора, третий вход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом второго делителя частоты, выход второгоэлемента Исоеди,нен с вторым входом третьего счетчика, выход которого соединен с входом третьего дешифратора, выход которого соединен с третьим входом второго D-триггера и вторым входом третьего О-триггера, о т л и ч а ю5 щ е е с я тем, что, с целью повышения пропускной способности при обмене информацией, .введен третий элемент ИЛИ; первый вход которого соединен с выходом триггера, "Буфер заполнен", второй вход — с

10 выходом третьего блока задержки, а выход — с вторым входом первого RS-триггера, причем выход второго О-триггера соединен с входом источника информации, а выход формирователя коротких импульсов соеди15 нен с вторым входом первого О-триггера.