Способ преобразования последовательностей прямоугольных импульсов и устройство для его осуществления

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (11) (и)5 Н 03 К 5/156, 5/153

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ++(4 Cga

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4798032/21 (22) 01.03.90 (46) 30.03.92. Бюл. ¹ 12 (71) Самарский политехнический институт им. В.В.Куйбышева (72) А.Н.Тырсин, В.К.Семенычев и

Ю.С.Дмитриев (53) 621.374(088.8) (56) Авторское свидетельство СССР

¹1243119,,кл. Н 03 К 5/19, 1983.

Авторское свидетельство СССР

¹1622931,,кл. Н 03 К 5/156, 5/153, 1988. (54) СПОСОБ ПРЕОБРАЗОВАНИЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ПРЯМОУГОЛЬНЫХ

ИМПУЛЬСОВ И УСТРОЙСТВО ДЛЯ ЕГО

ОСУЩЕСТВЛЕНИЯ (57) Изобретение относится к обработке сигналов и может быть использовано для подавления помех в трактах преобразования сигналов из аналоговой формы в цифровую.

Цель изобретения — повышение точности преобразования в динамическом режиме за счет учета уровней импульсов входных последовательностей всех разрядов при одновременном повышении помехоустойчивости за счет коррекции уровней импульсов входных последовательностей в каждом такте преобразования — достигается тем, что в каждой последовательности импульсов в каждом такте преобразования корректируют уровень импульса в одном из трех тактов этой последовательности с учетом уровней импульсов в соответствующих трех тактах последовательностей импульсов всех более старших разрядов. Устройство для реализации способа содержит распределитель 2 импульсов, D-триггеры 3-5, 9-11, элемент 12 задержки, мажоритарный элемент 13, коммутатор 14, инвертор 15, элементы ИСКЛЮЧАЮЩИЕ ИЛИ 16 — 18, коммутаторы 19 — 21, формирователь 22. 2 с.п. ф-лы, 4 ил.

1723660

На фиг. 1 изображена функциона, ьная хема устройства, реализующего способ; на иг. 2 — функциональная схема преобразоателя для преобразования одной последовательности импульсов; на фиг. 3— импульсные сигналы, включающие s себя последовательность тактовых импульсов, подаваемую с шины тактовых импульсов, входную последовательность импульсов одного из разрядов и последовательности сигналов, формируемые на выходах распределителя импульсов; на фиг. 4 — функциональная схема включения устройства в тракт преобразования аналоговых сигналов в цифровые.

Способ состоит из нескольких последовательных идентичных преобразований, осуществляемых за N тактов, где N — число тактов во входных последовательностях.

Любой i-й такт преобразования для каждой k-й входной последовательности состоит из следующих операций:

1) задерживают на один такт (i — 2)-й импульс k-й входной последовательности;

2) задерживают(i — 1)-й импульс k-й входной последовательности на один такт;

3) принимают i-й импульс k-й входной последовательности;

4) если уровни импульсов (i - 2)-го, (i—

1)-го, 1-го тактов входной последовательности (k+ 1)-го разряда не равны между собой, то выделяют тот такт, уровень импульса на котором отличается от уровней двух других импульсов, и на время действия i-го такта, до сравнения уровней (i - 2)-го, (i - 1)-го, i-го импульсов входной последовательности kro разряда, заменяЮт уровень импульса в выделенном такте входной последовательности k-го разряда на инверсное значение уровня импульса i-го такта выходной последовательности (k + 1)-го разряда;

5) если уровни импульсов (i — 2)-го, (i1)-го, i-ro тактов входной последовательности (k+ 1)-го разряда равны между собой, то на время действия i-го такта, до сравнения уровней (i - 2)-го, (i - 1)-ro, 1-го импульсов входной последовательности k-го разряда, заменяют уровень импульса входной последовательности k-го разряда в выделенном ранее (в последний раз) такте при преобразовании входных последовательностей более старших разрядов (с М-ro до (k+ 2)-го) ча значение уровня импульса i-го такта выходной последовательности (k+ 1)-го разряда.

Если при преобразовании входных последовательностей всех более старших разрядов (с M-го до (k + 2)-го) операция выделения такта (no четвертой операции способа) не производилась, то замену одного из уровней (i — 2)-го, (i - 1)-ro, i-го тактов входной.

Изобретение относится к обработке сигналов и может быть использовано для с подавления помех в трактах преобразова- ф ния сигналов из аналоговой формы в цифро- в вую. 5

Известны способ преобразования последовательности прямоугольных импульсов напряжения и устройство для его осуществления, заключающиеся в мажоритарном преобразовании в каждом такте 10 трех последовательно расположенных импульсов.

Известно устройство для преобразования последовательности импульсов, в котором после мажоритарного преобразования 15 трех последовательно расположенных импульсов входной последовательности заменяют уровень второго из них на уровень сформированного в данном такте выходного импульса. 20

Известны способ преобразования последовательностей прямоугольных импульсов и устройство для его осуществления, .которые выбраны в качестве прототипа, и заключаются в мажоритарном преобразо- 25 вании в каждом такте трех последовательно расположенных импульсов в последовательностях всех разрядов и замене в каждом разряде на время одного такта уровня одного из трех входных импульсов на ин- 30 версное значение выходного импульса последовательности ближайшего старшего разряда, если уровни трех импульсов входной последовательности этого разряда не равны между собой. 35

Недостатками прототипа являются недостаточная точность преобразования в динамическом режиме, когда за три такта происходит полезное изменение уровней импульсов в трех или более соседних разря- 40 дах, и недостаточная помехоустойчивость, вызванная тем, что помеха может одновременно влиять на уровни импульсов в трех или более последовательных разрядах, Цель изобретения — повышение точно- 45 сти преобразования в динамическом режиме и повышение помехоустойчивости.

Использование изобретения позволяет улучшить качество измеряемой или передаваемой информации. 50

Сущность изобретения заключается в том, что в каждой последовательности корректируют уровень импульса в одном из трех тактов этой последовательности с учетом уровней импульсов в соответствующих 55 трех тактах последовательностей импульсов всех более старших разрядов, а не одной последовательности ближайшего старшего разряда, как в прототипе.

1723660

15

55 последовательности k-го разряда не производят;

6) сравнивают(! -2)-й,(i-1)-й, i-й импульсы входной последовательности k-ro разряда;

7) формируют 1-й импульс выходной последовательности k-го разряда;

8) корректируют (заменяют) один из уровней импульсов (i - 2)-го, (i - 1)-го или i-ro тактов входной последовательности (k -1)-ro разряда по четвертой или пятой операции способа.

Операции задержки (i - 2)-го, (i - 1)-го и приема 1-ro импульсов осуществляются для всех М входных последовательностей синхронно во времени и заканчиваются до срав-. нения уровней импульсов (i -. 2)-го, (i - 1)-ro, i-го тактов входной последовательности са- мого старшего М-ro разряда, Устройство для осуществления способа приведено на фиг. 1 и состоит из М идентичных преобразователей 1, каждый из которых используется для преобразования лишь одной последовательности импульсов и располагается в одном разряде.

В преобразователе 1 k-го разряда, приведенном на фиг. 2, распределитель 2 импульсов своими первыми тремя выходами соединен с соответствующими синхронизирующими входами (С-входы) трех 0-триггеров 3 — 5, информационные входы (D-входы) которых объединены и являются входом преобразователя 1, соединенным с информационной шиной Х . Вход распределителя

2 импульсов соединен с шиной Т тактовых импульсов. Прямые выходы D-триггеров 3-5 соединены с первыми входами коммутаторов 6 — 8 соответствен но, выходы которых соеди не н ы с. D-входами D-три ггеров 9-11.

С-входы D-триггеров 9 — 11 объединены и соединены через элемент 12 задержки с четвертым выходом распределителя 2 импульсов. Прямые выходы D-триггеров 911 соединены с соответствующими выходными шинами переноса а, bk, ск. Выход мажоритарного элемента 13 соединен с выходной шиной у . Вторые входы коммутаторов 6 — 8 объединены и соединены с выходом коммутатора 14, второй вход которого соединен с выходом инвертора 15, а первый вход — с входной шиной суммарного переноса Yk+1, которая соединена с выходной шиной преобразователя 1 ближнего старшего (k+ 1)-го разряда. Входная шина суммарного переноса у также соединена с входом инвертора 15 и с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18, вторые входы которых соединены с соответствующими тремя входными шинами переноса а +1, Ь +1, с +1. Входные шины переноса

8k+1, bk+1 ck+1 соединены с соответствующими выходными шинами переноса преобразователя 1 (k+ 1)-го разряда. Выходы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 16 — 18 соединены с вторыми входами соответствующих коммутаторов 19-21, с соответствующими входами формирователя

"Три из трех" 22 и с соответствующими выходными шинами управления Ok ik fk которые соединены с соответствующими входными шинами управления преобразователя 1 ближайшего младшего (k - 1)-го разряда. Выход формирователя "Три из трех" 22 соединен с управляющими входами коммутаторов 14, 19 — 21. Первые входы коммутаторов 19 — 21 соединены с соответствующими входными шинами управления elk+1 1k+1 1k+1, которые соединены с соответствующими выходными шинами управления преобразователя 1 (k +

1)-ro разряда. Выходы коммутаторов 19 — 21 соединены с управляющими входами коммутаторов 6 — 8 соответственно. Выходная шина у соединена с входной шиной суммарного переноса преобразователя 1 (k-1)-го разряда.

Выходные шины переноса Bk, Ь, ck соединены с соответствующими входными шинами переноса преобразователя 1 (k-1)-го разряда.

На три входные шины управления dv+<, IM+>, 1M+1, три входные шины переноса 8M+1, bM+1. см+ и входную шину суммарного переноса ум+ преобразователя 1 самого старшего М-го разряда подаются сигналы нулевого уровня.

Работает преобразователь 1, включенный в тракт любого k ro разряда, следующим образом.

На вход распределителя 2 импульсов с шины Т тактовых импульсов подаются тактовые импульсы (фиг. За) с той же частотой, что и импульсы k-го разряда с информационной шины входной последовательности (фиг. Зб).

На первом-четвертом выходах распределителя 2 импульсов формируются последовательности импульсов, приведенные соответственно на фиг. Зв, г, д и е. D-триггеры

3-5 осуществляют задержку поступающих на их D-входы импульсов на два такта. Сигналы с выходов D-триггеров 3-5 поступают на первые входы коммутаторов 6 — 8. Далее преобразователь 1 может работать в трех режимах.

1) Если коррекция уровней импульсов в преобразователях 1 более старших разрядов не проводилась ни разу, то с входных шин управления подаются сигналы нулевого уровня, а сигналы на входных шинах переноса и входной шине суммарного переноса равны между собой. Сигналы с этих шин открывают первые входы коммутаторов 6-8, в результате чего они пропускают сигналы с выходов Dтриггеров 3 — 5 на D-входы D-триггеров 9 — 11.

С выходов D-триггеров 9 — 11 сигналы посту1723660 пают на входы мажоритарного элемента 13, который формирует выходной импульс с уровнем, равным уровням двух из трех поступающих на его входы импульсов.

2) Если один из уровней трех рассматриваемых импульсов входной последовательности (k+ 1)-го разряда отличен от двух других, то сигнал на одной из входных шин переноса будет отличен от сигналов на двух других шинах переноса и входной шине.суммарного переноса. При этом на выходе формирователя "Три из трех" 22 будет сформирован сигнал единичного уровня, а на выходе коммутатора 14 — сигнал ук+ . В результате один из коммутаторов 6 — 8 пропустит сигнал не с выхода D-триггера 3, 4 или 5, а с выхода коммутатора 14.

3) Если после коррекции уровней импульсов в одном или нескольких преобразователях 1 более старших разрядов уровни всех трех импульсов входной последовательности (k+ 1)-ro разряда окажутся равными, то сигнал на одной из входных шин управления (той, где коррекция уровня импульса производится в последний раз) будет отличен от сигналов на остальных двух шинах. При этом один иэ коммутаторов 6 — 8 пропустит сигнал не с выхода 0-триггера 3, 4 или 5, а с выхода коммутатора 14, уровень которого равен 7k+ 1

Коммутатор 6 — 8, 14, 19 — 21 работает следующим образом. Если на его управляющий вход подается сигнал нулевого уровня, то он пропустит сигнал, подаваемый на первый вход. В противном случае пропускается сигнал, подаваемый на второй вход.

Формирователь "Три из трех" 22 на выходе формирует сигнал нулевого уровня, если сигналы на всех трех его входах имели нулевой уровень, B противном случае будет сформирован сигнал единичного уровня.

Элемент 12 задержки предназначен для согласования во времени операций.

Элемент 12 задержки преобразователя 1

k-го разряда задерживает поступающий на вход сигнал на время Ж, определяемое по формуле

+> (М вЂ” k)(T> + 2T2+ Тз) + Т2+ Т4, k 1,...,М, где Т вЂ” время преобразования сигнала в

О-триггере;

Т вЂ” время преобразования сигнала в коммутаторе;

ТЗ = Мах(Т31+ Т32, Тэз+ Т34), Т4 = ПЗах(Т), П1ах(Т31 + T32, T33) + T2j;

Tai — время преобразования сигнала в

5 элементе ИСКЛЮЧАЮЩЕЕ ИЛИ;

Тзг — время преобразования сигнала в формирователе "Три из трех";

Тзз — время преобразования сигнала в инверторе;

10 Тз4 — время преобразования сигнала в мажоритарном элементе.

Один из возможных вариантов включения устройства, реализующего способ, в тракт преобразования аналоговых сигналов

15 в цифровые показан на фиг. 4 и включает в .себя последовательно соединенные датчик

23, аналого-цифровой преобразователь 24, устройство 25, реализующее способ, и устройство 26 цифровой обработки сигналов, 20

Формула изобретения

1. Способ преобразования последовательностей прямоугольных импульсов, 25 включающий операции задержки, сравнения, коррекции уровней импульсов и многократного последовательного повторения преобразования, в i-м такте которого в каждом из М поступающих параллельно вход30 ных последовательностей прямоугольных импульсов (i -2)-й импульс дважды задерживают на один такт, (i - 1)-й импульс задерживают на один такт, i -й импульс не задерживают, для каждой k-й входной по35 следовательности сравнивают уровни (l-2)го, (i - 1)-го, 1-го импульсов входной последовательности k-ro разряда во время действия i-ro такта, формируют выходной i-й импульс последовательности k-го разряда с

40 уровнем, равным уровню двух из трех подвергавшихся сравнению импульсов, причем если уровни импульсов (i - 2)-ro, (i — 1)-го, i-го тактов входной последовательности ближайшего старшего (k+ 1)-го разряда не рав45 ны между собой, то из трех анализируемых выбирают тот такт, в котором уровень импульса входной последовательности (k + 1)го разряда отличается от уровней импульсов в двух других тактах, и на время действия

50 1 ro такта, до сравнения уровней (i — 2)-го, (I1)-го, i-го импульсов входной последовательности k-го разряда, заменяют уровень импульса в выделенном такте на инверсное значение уровня выходного импульса i-ro

55 такта выходной последовательности (k+ 1)го разряда, отличающийся тем, что, с целью повышения точности преобразования в динамическом режиме за счет учета уровней импульсов входных последовательностей всех разрядов при одновременном

1723660

10

55 повышении помехоустойчивости за счет коррекции уровней импульсов входных последовательностей в каждом такте преобразования, после замены уровня импульса в выделенном такте входной последовательности k-го разряда, при совпадении уровней импульсов (i - 2)-го, (! - 1)-го, i-го тактов входной последовательности k-ro разряда, на время действия i-го такта, до сравнения уровней импульсов во входной последовательности ближайшего младшего (k - 1)-го разряда, заменяют уровень импульса входной последовательности (k - 1)-го разряда в выделенном такте на уровень выходного импульса i-го такта выходной последовательности k-го разряда, 2. Устройство для преобразования последовательностей прямоугольных импульсов, содержащее M (по числу разрядов обрабатываемого кода) идентичных преобразователей, каждый из которых содержит информационную шину, выходную шину, шину тактовых импульсов, три входные шины переноса, входную шину суммарного переноса, три. выходные шины переноса, распределитель импульсов, шесть D-триггеров, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор, три коммутатора, элемент задержки и мажоритарный элемент, в котором вход распределителя импульсов соединен с шиной тактовых импульсов, первый, второй и третий выходы — с С-входами первого, второго и третьего 0-триггеров соответственно, а четвертый выход — через элемент задержки с С-входами четвертого, пятого и шестого D-триггеров, выходы которых соединены с соответствующими тремя выходными шинами переноса и с соответствующими входами мажоритарного элемента, D-входы четвертого, пятого и шестого D-триггеров соединены с выходами первого, второго и третьего коммутаторов соответственно, первые входы которых соединены с выходами первого, второго и третьего D-триггеров соответственно, первые входы первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими тремя входными шинами переноса, а вторые входы — с входной шиной суммарного переноса; соединенной также с входом инвертора, D-входы первого, второго и третьего О-Tpxrrepoe соединены с информационной шиной, выход мажоритарного элемента соединен с выходной шиной, причем шины тактовых импульсов объединены между собой, выходная шина преобразователя k-го разряда соединена с входной шиной суммарного переноса преобразователя ближайшего младшего (k - 1)го разряда, три выходные шины переноса преобразователя k-го разряда соединены с соответствующими тремя входными шинами переноса преобразователя (k - 1)-го разряда, о т л и ч а ю щ е е с я тем, что, с целью повышения точности за счет учета уровней импульсов входных последовательностей всех разрядов при одновременном повышении помехоустойчивости за счет обеспечения коррекции уровней импульсов входных последовательностей в каждом такте преобразования, в каждый из его преобразователей введены три входные шины управления, три выходные шины управления, четыре коммутатора и формирователь "Три из трех", в котором входная шина суммарного переноса соединена с первым входом чет25 вертого коммутатора, второй вход которого соединен с выходом инвертора, выходы первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с вторыми входами пятого, шестого и седьмого комму30 таторов соответственно, с соответствующими выходными шинами управления и с соответствующими входами формирователя

"Три из трех", выход которого соединен с управляющими входами четвертого, пятого, 35 шестого и седьмого коммутаторов, первые входы пятого, шестого и седьмого коммутаторов соединены с соответствующими входными шинами управления, а выходы пятого, шестого и седьмого коммутаторов

40 соединены с управляющими входами первого, второго и третьего коммутаторов соответственно, вторые входы которых соединены с выходом четвертого.коммутатора, причем выходные шины управления

45 преобразователя k-го разряда соединены с соответствующими тремя входными шинами управления преобразователя (k — 1)-го разряда, на три входные шины переноса, три входные шины управления и входную

50 шину суммарного переноса преобразователя самого старшего М-го разряда подаются сигналы нулевого уровня.

1723660

25 30

Составитель А.Тырсин

Редактор Т.Лошкарева Техред М.Моргентал Корректор Э.Лончакова

Заказ 1069 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101