Устройство для сопряжения вычислительной машины с каналами связи

 

Изобретение относится к вычислительной технике и предназначено для организации обмена ЭВМ с большим числом последовательных каналов связи, Цель изобретения - сокращение аппаратурных затрат и расширение функциональных возможностей устройства за счет обеспечения оперативного управления маскированием каналов связи. Цель достигается введением двух групп элементов И в устройство , содержащее многоканальный блок обратимого преобразования параллельного кода в последовательный, блок регистров, группу элементов ЗАПРЕТ, генератор импульсов , элемент ИЛИ. 1 ил.

COlO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ь 0, J

ГОСУДАРСТВЕННЫЯ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 48114995/24 (22) 16.04;90

-(46) 15,04.92. Бюл. № 14 (71) Ленинградское производственное объединение "Сигнал" (72) И, Д. Иванов, И. О. Кашин и В. А. Сечкин (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 703799, кл. 6 06 F 13/00, 1977.

Авторское свидетельство СССР № 1140125, кл. G 06 F 13/14, 1983. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С КАНАЛАМИ

СВЯЗИ

Изобретение относится к вычислительной технике и предназначено для организации обмена 3ВМ с большим числом последовательных каналов связи.

Известно устройство для сопряжения цифровой вычислительной машины с последовательными каналами связи содержащее коммутатор, первый вход которого является первым входом устройства, блок управления, первый вход которого соединен со вторым входом коммутатора, преобразователь кода, регистр адреса, регистр конца обмена, счетчик, триггер, первый эле: ент ИЛИ, блок буферной памяти, распределитель импульсов, блок контроля, ьторой элемент ИЛИ и группу элементов И, причем первый выход коммутатора через б.1ок контроля соединен с первым входом преобразователя кода, второй вход, первый и второй выход которого соединены соответственно с первым выходом блока буферной.памяти, с первым,м Ы 1727126 Al (st)s G 06 F 13/00 (57) Изобретение относится к вычислительной технике и предназначено для организации обмена ЭВМ с большим числом последовательных каналов связи. Цель изобретения — сокращение аппаратурных затрат и расшир.ение ф.ункциональных возможностей устройства за счет обеспечения оперативного управления маскированием каналов связи. Цель достигается введением двух групп элементов И в устройство, содержащее многоканальный блок обратимого преобразования параллельного кода в последовательный, блок регистров, группу элементов ЗАПРЕТ, генератор импульсов, элемент ИЛИ. 1 ил. входом блока буферной памяти и с третьим входом коммутатора, вторые вход и выход блока буферной памяти и второй выход коммутатора являются соответственно вторым входом устройства и первым, вторым выходами устройства, второй выход блока управления через распределитель импульсов соединен с третьим входом блока буферной памяти, разрядные выходы регистра адреса соединены с первыми входами соответствующих элементов И группы элементов И, вторые входы элементов И соединены с соответствующими входами группы устройства, группа входов устройства через регистр конца обмена соединена с первым элементом ИЛИ, выход которого соединен с первым управляющим входом второго элемента ИЛИ, третий вход устройства соединен с одним входом триггера и со вторым управляющим входом счетчика, выход которого соединен с третьим выходом устройст1727126

30

45

55 ва и со вторым входом второго элемента

ИЛИ, выход которого соединен с другим входом триггера, выход элементов И группы элементов И соединен со входами блока управления, а вход регистра адреса, счетный вход счетчика и выход триггера являются соответственно четвертым, пятым входами и пятым выходом устройства, Недостаток устройства заключается в сложности оборудования и отсутствии возможности маскирования каналов раздельно по вводу и выводу, Наиболее близким к предлагаемому .изобретению является устройство для сопряжения вычислительной машины с каналами связи, выбранное в качестве прототипа, содержащее два элемента ИЛИ, триггер, распределитель управляющих сигналов, многоканальный блок обратимого преобразования параллельного кода в последовательный, память масок, группу элементов ЗАПРЕТ, генератор импульсов, элемент И и элемент задержки, причем группы входов и выходов последовательного кода являются соответственно группами информационных входов и выходов последовательного кода устройства, вход и выход параллельного кода — соответственно информационным входом и выходом параллельного кода устройства, а труппа входов выборки канала соединена с группой выходов распределителя управляющих сигналов, информационный вход и выход триггера подключены соответственно к выходу первого элемента ИЛИ и выходу запроса прерывания устройства, первый вход элемента И соединен с выходом элемента задержки, а выход — с первым входом второго элемента ИЛИ, выход генератора импульсов подключен к синхронизирующему входу триггера и тактовому входу распределителя управляющих сигналов, вход останова которого соединен с выходом первого элемента ИЛИ, а вход записи установки — с входом записи маски прерывания и вторым входом элемента И, выход второго элемента

ИЛИ подключен к входу разрешения записи памяти масок прерывания, адресный вход которой соединен с выходом адреса состояния распределителя управляющих сигналов и выходом номера канала, а группа информационных входов — с выходами. элементов ЗАПРЕТ, информационные входы которых подключены к информационному входу параллельного кода устройства; а управляющие входы — к входу сброса устройства, второму входу второго элемента ИЛИ и входу сброса многоканального блока обратимого преобразования параллельного кода в последовательный, синхронизирующий выход ввода последовательного кода которого соединен с выходом разрешения ввода памяти масок прерывания, выходом адреса вектора прерывания устройства и первым входом первого элемента ИЛИ, а синхронизирующий выход вывода последовательного кода — с выходом разрешения вывода памяти масок прерывания и вторым входом первого элемента ИЛИ, информационный вход распределителя управляющих сигналов соединен с информационным входом параллельного кода устройства, а первый и второй входы выбора режима — с входами сигналов режима записи и чтения устройства соответственно.

Цель изобретения — сокращение аппаратурных затрат и расширение функциональных возможностей устройства за счет оперативного управления маскированием каналов связи, Поставленная цель достигается тем, что в устройство, содержащее многоканальный блок обратимого преобразования параллельного кода в последователный,информационный вход - выход параллельного кода, вход сброса и группа информационных входов и выходов последовательного кода которого являются соответствующими входом-выходом, входом и группами входов и выходов устройства для подключения к шине данных и выходу сброса вычислительной машины и информационным выходом и входам каналов связи, а группа входов выборок соединена с группой выходов дешифратора, генератор импульсов, группу элементов ЗАПРЕТ, элемент ИЛИ и блок регистров, причем группы выходов готовностей приемников и передатчиков многоканального блока обратимого преобразования параллельного кода в последовательный соединены соответственно с первой и второй группами информационных входов блока регистров, в него дополнительно введена группа элементов И, причем информационный вход-выход, входы сброса и выборки блока регистров соединены соответственно с входом-выходом и входом устройства для подключения к шине данных выходу сброса вычислительной машины и выходу дешифратора, вход которого является входом устройства для подключения к шине адреса вычислительной машины, входы записи и чтения блока регистров являются соответствующими входами устройства для подключения к выходам записи и чтения вычислительной машины и присоединены соответственно к входам записи и чтения многоканального блока обратимого преобразования параллельного кода в последовательный, группа выходов готовностей приемников которого соединена с первыми

1727126

Приемопередатчики 1 многоканального 55 блока обратимого преобразования параллельного кода в последовательный реализованы на БИС 5808851.

Запись информации из 38М в указанные БИС производится путем установки совходами элементов ЗАПРЕТ группы и элементов И первой подгруппы группы, а группа выходов готовности передатчиков — с первыми входами элементов И второй подгруппы группы, вторые входы элементов И группы подключены к группе выходов состояния блока регистров, а выходы — к группе входов элемента ИЛИ, выход которого является выходом устройства для подключения ко входу запроса прерывания вычислительной машины,-выход генератора импульсов подключен к вторым входам элементов ЗАПРЕТ, выходы которых и группа входов готовностей передачи многоканального блока обратимого преобразования параллельного кода в последовательный являются соответствующими группами выходов и входов устройства для подключения к входам готовности приема и выходам готовности передачи каналов связи.

На чертеже представлена структурная схема устройства; которое содержит многоканальный блок обратимого преобразования параллельного кода в последовательный 1, блок регистров 2, дешифратор 3, генератор импульсов 4, группу элементов ЗАПРЕТ 5, группы элементов И б.1 и б;2, элемент ИЛИ

7, вход — выход 8 параллельного кода устройства, вход сброса 9 устройства, вход записи

10, вход чтения 11, шину адреса 12, группу входов 13 готовностей передачи устройства, группу информационных выходов 14 последовательного кода, группу информационных входов 15 последовательного кода, группу выходов 16 готовностей приема устройства, выход запроса прерывания 17; группу выходов 18 готовностей приемников блока обратимого преобразования параллельного кода в последовательный, группу выходов 19 готовностей передатчиков блока обратимого преобразования.

Блок регистров 2 реализован на БИС

5808855, содержит три независимых регистра — А, 8 и С и запрограммирован таким образом, что регистры А и С настроены на ввод информации, а регистр  — на вывод.

Для выбора одного из регистров БИС

5808855 при обращении к блоку регистров

2 используют два младших бита из общего кода адреса, поступающего по шине 12. На схеме устройства эти цепи для простоты не указаны, Не показаны некоторые цепи внутренней синхронизации, подключаемые стандартно.

50 ответствующего адреса на шине 12, в результате чего с помощью дешифратора 3 осуществляется выбор требуемой БИС, и подачи сигнала записи на вход 10, Считывание информации в ЭВМ происходит путем установки адреса на шине 12 и подачи сигнала чтения на вход.11.

Устройство работает следующим образом, Сигналом по входу 9 производится сброс устройства в начальное состояние, Затем установкой кода адреса на шине 12 выбирается с помощью дешифратора 3 регистр В блока регистров 2, куда по информационному входу 8 заносится требуемый код масок прерывания.

Для каждого канала в регистре В отведены два разряда для маскирования по передаче и приему раздельно, Правильность занесения кода масок может быть проверена путем опроса содержимого регистра С и последующего сравнения его в вычислительной машине с заданным кодом.

Переустановка маски прерываний в процессе работы устройства может быть произведена либо для всех каналов одновременно путем записи нового кода, либо для каждого канала отдельно. 8 последнем случае необходимо избежать искажения масок прерываний других каналов, так как запись информации в регистр В производится по всем разрядам сразу. Для этого возможны два способа — хранить в памяти ЗВМ дубликат содержимого регистра В, при необходимости изменить требуемые разряды, оставив остальные без изменения, и записать новое содержимое в регистр В, либо дубликат регистра В не хранить в 38М, а узнать его путем считывания регистра С.

Таким образом, наличие регистра С позволяет не только контролировать код маски в произвольный момент времени, но и оперативно изменять маски отдельных каналов без искажения остальных.

Для ввода информации должно быть разрешено прерывание от приемника 1 соответствующего канала. Поскольку выход

"Готовность приемника" 18 этого канала до окончания приема посылки от абонента находится в нулевое состояние, импульсы от генератора 4 через элемент ЗАПРЕТ 5 поступают на выход 16 готовности приема входной информации. Эти импульсы тактируют выдачу информации на стороне абонента, После приема по входу 15 стоп-бита, сигнализирующего о конце принимаемой посылки, устанавливается сигнал Готовность приемника" на выходе 18, запрещая прохождение импульсов через элемент ЗА1727126

35

50 группы информационных входов и выходов 55 . последовательного кода которого являются соответствующими зходом-выходом, вхоПРЕТ 5, и при наличии разрешения прерывания для приемника данного канала, что определяется состоянием соответствующего разряда регистра В, через элементы И 6.2 и ИЛИ 7 формируется сигнал "Запрос прерывания" на выходе 17, Подпрограмма обработки прерывания, размещаемая в ЭВМ, путем подачи адреса по шине 12 и сигнала чтения по входу 11, опрашивает регистр А для определения номера запрашивающего канала и затем считывает поступившую информацию с соответствующего приемника

1. При считывании информации обнуляется выход Готовность приемника" 18 и тактовые импульсы снова поступают на выход 16, разрешая абоненту передачу следующей посылки.

Таким образом, использование сигнала

"Готовность приемника" исключает пропадание посылок из-за несоответствия скорости выдачи их со стороны абонента и считывания принятых в устройство посылок в память ЭВМ.

При выводе данных по заданному каналу программа размаскирует прерывание соответствующего передатчика, Если передатчик свободен, то выход Тотовность передачикиа" 19 установлен в единицу и сигнал запроса прерывания через соответствующие элементы И 61 и элемент ИЛИ 7 поступает на выход 17.

Подпрограмма обработки прерывания опрашивает регистр А для уточнения номера запросившего канала и по шине 8 с помощью сигнала записи по входу 10 записывает предназначенную для передачи посылку в соответствующий передатчик 1.

Передача посылки по выходу 14 тактируется синхросигналами от абонента, поступающими на вход 14. Выход Готовность передатчика" 19 в это время находится в нулевом состоянии. После выдачи очередной посылки на выходе 19 устанавливается единица, сигнализируя о возможности передатчика принять из ЭВМ код новой посылки и передать ее в канал.

Формула изобретения

Устройство для сопряжения вычислительной машины с каналами связи, содержащее многоканальный блок обратимого преобразования параллельного кода в последовательный, информационный входвыход параллельного кода, вход сброса и

20 дом и группами входов и выходов устройства для подключения к шине данных и выходу сброса вычислительной машины и информационным выходам и входам каналов связи, а группа входов выборки соединена с группой выходов дешифратора, генератор импульсов, группу элементов ЗАПРЕТ, элемент ИЛИ и блок регистров, причем группы выходов готовностей приемников и передатчиков многоканального блока обратимого преобразования параллельного кода в последовательный соединены соответственно с первой и второй группами информационных входов блока регистров, о т л и ч аю щ е е с я тем, что с целью сокращения аппаратурных затрат и расширения функциональных возможностей устройства за счет обеспечения оперативного управления маскированием каналов связи, в. него введены две группы элементов И, причем информационный вход-выход, входы сброса выборки блока регистров соединены соответственно . с входом-выходом и входом устройства для подключения к шине данных, выходу сброса вычислительной машины и выходу дешифратора, вход которого является входом устройства для подключения к шине адреса вычислительной машины, входы записи и чтения блока регистров являются соответствующиМи входами устройства для подключения к выходам записи и чтения вычислительной машины и подключены соответственно к входам записи и чтения многоканального блока обратимого преобразования параллельного кода в последовательный, группа выходов готовностей приемников которого соединена с первыми входами элементов ЗАПРЕТ группы и элементов И первой группы, а группа выходов готовностей передатчиков — с первыми входами элементов И второй группы, вторые входы элементов И первой и второй групп подключены к группе выходов состояния блока регистров, а выходы — к группе входов элемента ИЛИ, выход которого является выходом устройства для подключения ко входу запроса прерывания вычислительной машины, выход генератора импульсов подключен ко вторым входам элементов ЗАПРЕТ, выходы которых и группа входов готовностей передачи многоканального блока обратимого преобразования параллельного кода в последовательный являются соответствующими группами выходов и входов устройства для подключения к входам готовности приема и выходам готовности передачи каналов связи.

1727126

Ф

Составитель В.Сечкин

Редактор В.Фельдман Техред М.Моргентал Корректор Э.Лончакова

Заказ 1279 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101