Система передачи данных

 

Изобретение относится к электросвязи и может найти применение в системах передачи данных. Целью изобретения является повышение помехозащищенности, Система передачи данных содержит на передающей стороне входной и согласующий блок, кодер , цифровой передающий фильтр, постоянные запоминающие блоки, преобразователь сигнала, цифроаналоговый преобразователь, фильтр нижних частот и выходной согласующий блок, а на приемной стороне - генератор тактовой частоты , управляемый делитель, управляющий блок, блоки памяти, программный счетчик, вычитатели, переключатели, сумматоры, умножитель , блок быстрого преобразования Фурье, входной согласующий блок, аналого-цифровой преобразователь, адаптивный корректор, решающий блок, декодер, выходной согласующий блок и блок управления . В данной системе в адаптивном корректоре для каждого цикла преобразования , состоящем из п точек. Каждый весовой коэффициент формируется только один раз и число адаптации для получения выходных данных уменьшается в п раз. Следовательно , значение постоянного коэффициента в рекурсивном алгоритме адаптивного корректора может быть соответственно увеличен вп раз, благодаря чему повышается помехозащищенность. 2 ил. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s H 04 1 27/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1462507 (21) 4728736/09 (22) 07.08.89 (46) 23.04.92. Бюл. N. 15 (71) Ленинградское научно-производственное объединение нКрасная Заря" (72) Я,М,Радикайнен (53) 621,394.6 (088.8) (56) Авторское свидетельство СССР

N 1462507, кл. Н 04 L27/02, 1986. (54) СИС1 ЕМА ПЕРЕДАЧИ ДАННЫХ (57) Изобретение относится к электросвязи и может найти применение в системах передачи данных, Целью изобретения является повышение помехозащищенности, Система передачи данных содержит на передающей стороне входной и согласующий блок, кодер, цифровой передающий фильтр, постоянные запоминающие блоки, п реобразовател ь сигнала, цифроаналоговый преобразователь, фильтр нижних часИзобретение относится к электросвязи, может найти применение в системах пере-дачи данных и является усовершенствованием изобретения по авт, св. ¹ 1462507.

Целью изобретения является повышение помехозащищенности.

На фиг, 1 и 2 изображены структурноэлектрические схемь. передающей и приемной сторон системы соответственно, Система передачи данных содержит на передающей стороне входной согласующий блок 1, кодер 2, цифровой передающий фильтр 3, первый постоянный запоминающий блок 4, преобразователь 5 сигнала, цифроаналоговый преобразователь 6, . Ж „1728976 А2 тот и выходной согласующий блок, а на приемной стороне — генератор тактовой частоты, управляемый делитель, управляющий блок, блоки памяти, программный счетчик, вычитатели, переключатели, сумматоры, умножитель, блок быстрого преобразования

Фурье, входной согласующий блок, аналого-цифровой преобразователь, адаптивный корректор, решающий блок, декодер, выходной согласующий блок и блок управления, В данной системе в адаптивном корректоре для каждого цикла преобразования, состоящем из и точек. Каждый весовой коэффициент формируется только один раз и число адаптаций для получения выход. ных данных уменьшается в и раз, Следовательно, значение постоянного коэффициента в рекурсивном алгоритме адаптивного корректора может быть сост- Ы ветственно увеличен в и раз, благодаря чему повышается помехозащищенность, 2 ил. «4 фильтр 7 нижних частот, выходной согласующий блок 8 и второй постоянный запоми- QQ нающий блок 9, при этом цифровой !О передающий фильтр 3 содержит перемножитель 10, блок 11 обратного быстрого преобразования Фурье и блок 12 быстрого преобразования Фурье. а на приемнои стороне — генератор 1 тактовой частоты, уп1 равпяемыи делителя 1, управпяюогии блок

3, первый 4 и второй 5 блоки памяти, программный счетчик 6, первый вычитатель 7, третий блок 8 памяти, первый переключатель 9, первый сумматор 10, умножитель 11 ! I I, второй вычитатель 12, четвертый блок 13 памяти, второй сумматор 14, блок 15 быст1728976 рого преобразования Фурье, входной со- началом коррекции с е екции счетчики устанавливаинальное положение в десятигласующий блок 16, аналого-цифровой пре- ются в номинально

1 образователь 17 и адаптивный корректор чном исчисле ). м исчислении .

8, содержащим блок 19 быстрого преобразования Ф ье, ко екти ю и ь может ыть осуществлена также зования урье, корректирующие блоки 20, 5 индикация частотных характеристик с поикатора частотных характериблок 21 обратного быстрого преобразова- мощью индикато 29 житель 23, пе вый и ния Фурье, синхронный детектор 22, умно- стик, С помощью делите 32 ью делителя и счетчика 33 житель, первый постоянный индикации может меняться скорость регузапоминающий блок 24, блоки 25 памяти, лировки корре коррекции в зависимости от велисчетчики 26, вычитатели 27, блок 28 эталон- 10 чины отноше ины отношения сигнал шум. Когда не ных сигналов, индикатор частотных харак- ставится задача отоб,а теристик 29, мо лято 30 вт дача ото ражения характеримодулятор, второй стик и отношения сигнал/шум, делитель 32 запоминающий блок 31, делитель 32, счет- и счетчики 33 чик 33 ин ика ии и ин и и индикации не требуются. чик индикации и индикатор 34 шума, а Для тактовой синхронизации с единичтакже решающий блок 35, декодер 36, вы- 15 ного интервала снимается 2 выборки. ходной согласующий блок 37, пятый блок 38 помощью -, — или с-точечного блока памяти, второй переключатель 39 и блок 40 l5 для тактовой синхрониза и синхронизации преобразуются сигналы первых выборок, затем втооответствующих единичным

Входной согласующий блок 16 прием- рых выборок, соот е ной стороны системы передачи данных слу- 20 интервалом, Pà м, азность сумм определенных жит для поддержания постоянным уровня частот с выхода блока 15 первых и вторых входного сигнала. Кроме того, во входной выборок подается через второй переключасогласующий блок 16 входит преобразова- тель 39, программный счетчик 6, блоки 13 и тель Гильберта. Аналого-цифровой преоб- 38 памяти на управляющий блок 3, Суммиразователь 17 состоит из в х ч д у астей 25 рование сигнала указанных частот с выхода соответственно для синфазной и квадратур- блока 15 осущес . существляется в первом сумматодесь могут суммироваться сигналы ной составляющей сигнала. Синфазная и ре 10 . Здесь могут квадратурная составляющие сигнала в уст- двух частот спектра, ройстве обрабатываются поочередно. lac- В определенных пределенных случаях достаточно тота дискретизации приемника 30 сигналаодной частоты спектра,т.е, без с мпринимается равной F . = 2 F .. др. Ilp = T. Отсчет мирования. Таким образом, здесь применяктра, т.е, ез сумсигнала с выхода адаптивного корректора ются те частоты, которые в наибольшей

18 поступает через синхронный детектор 22 степени содерж ф д ржат инч ормацию о тактовой се это о еспечивает быстрое и умножитель 23 в решающий блок 35, в частоте. Все это об котором производится оценка принима- 35 вхождение в связь и без настроечной комемых информационных символов а = бинациисигнала,чтовесьмаважноприсрыmin /хл - а /, здесь min b (х) — функция, вах связи от различного о а по обратная ф нк ии miïl(x) т.. и фу ц i п (х), т.е. принима- коммутациях. Для увеличения точности синщего b(õ). ющая значение аргумента х, минимизирую- хронизации можно вв ожно ввести поправку, опрещего (х). 40 деляющуюся влиянием искажений

Адаптивный корректор 18 служит для характеристики канала связи, во второй выборьбы с линейными искажениями, Он ра- читатель 12 после вхождения в связь, Тогда ботает в частотной области с использовани- сигналы с выходов с ем.блока 19 на 32 и 4 т ем. лока 19 на 32 и 64 точки. Также ков суммируются с помощью первого сумвыполнен блок 21. Между блоками 19 и 21 45 матора 10 . Полученная сумма умножается с

20> .„20 п включаются корректирующие блоки помощью умножителя 11, представляющие в простейшем рого сумматора 14. Результат подается на случае умножители либо сумматоры, Сигнал первый вычитатель 7 и первый блок 4 паот решающего блока 35 поступает через мо- мяти. Далее, как описано выше, В большиндулятор 30 на блок 28 эталонного сигнала, 50 стве случаев нет необходимости который может быть выполнен идентично с осуществлять суммирование первым с ммаблоками 19 (21), тором 10 при каждом цикле блока 15. Поэтоие первым суммаЭталонный сигнал с выхода блока 28 и му между вторым вычитателем 12 и вторым задержанный с помощью блоков 25,...,25„сумматором 14 может быть включен второй памяти сигнал с выходов корректирующих 55 блок 5 памяти. В зависимости от требований блоков 201...Д20п сравниваются в вычитате- ошибка тактового сигнала может быть вы е<„...„2, и сигнал ошибки с соответст- лена от синфазной составляющей сигнала, от

ыть выдевующим знаковым разрядом подается с квадратурной составляющей сигнала или от помощью счетчиков 261,...26n на регулиров- обеих составляющих, ку корректирующих блоков 20 „„20. Перед

1728976

После вхождения в связь сигнал на первый сумматор 10 может подаваться с выходов корректирующих блоков 20, а с выхода блока 15 сигнал не подается.

Сперва преобразуются первый выборки с помощью блока 19, сигналы которого с выходов корректирующих блоков 20 подаются на первый сумматор 10 . Затем преобразуются вторые выборки, Если не подать несущую частоту на вход блока 21, то для получения неискаженного демодулированного сигнала с выхода блока

21 требуется усложнить схему блока 21. Поэтому во многих случаях целесообразно подавать также несущую частоту на вход блока

21, Тогда на выходе блока 21 необходимо включить синхронный детектор 22, второй вход которого соединен с соответствующим входом блока 21. В состав блока 22 входит тактовый генератор несущей частоты со схемой выделения ошибки выполненной традиционно, Кроме того, чтобы иметь сигнал с несущей частотой на выходе блока 28 эталонных сигналов по аналогии с сигналом на выходах корректирующих блоков 20 перед блоком 28 эталонных сигналов включается модулятор 30.

Перед запуском устройства в работу со второго постоянного запоминающего блока

31 подается соответствующий сигнал на блок эталонных сигналов 28, приводящий счетчики 26 корректора в положение для предварительного наилучшего устранения искажений в канале связи в зависимости от количества переприемных участков в нем.

Это дополнительно ускорит вхождение в связь, что имеет большое значение в том случае, когда ошибка синхронизации снимается счетчиком 26, Второй запоминающий блок 31 может быть установлен после блока эталонных сигналов 28, однако в этом случае сигналы во второй запоминающий блок 31 должны быть записаны в частотной области. Блоки

13 и 38 памяти, включенные на выходе программного счетчика 6, позволя ют более точно выбрать необходимый момент. подачи сигнала на управляющий блок 3.

Путем включения на выходе второго сумматора 14, третьего блока 8 памяти и второго вычитателя 12, выход которого соединен с входом второго переключателя 39 имеем возможность в каналах связи с малыми шумами обходиться без блоков 11, 7, 4, 14, 15, 9 и этим существенно сократить количество вычислительных операций, Тогда сигнал ошибки для схемы синхронизации снимается с выходов счетчиков 26, Причем этот сигнал может сниматься с одного счет55 сигнал, Во втором случае в корректирующем блоке 20 предварительно значения ошибки возводятся в квадрат, а затем умножаются на подаваемый на корректирующий блок 20 сигнал, т.е, осуществляется коррекция. Среднеквадратичный критерий ошибки означает, что усредненный с помощью счетчика (например, со счетчика соответствующей несущей частоты) либо с нескольких. или со всех счетчиков 26, в зависимости от требования точности и качества канала свя5 зи.

Сигналы после данного цикла преобразования Фурье со счетчиков 26 суммируются во втором сумматоре 14 и поступают в ! третий блок 8 памяти. А сигналы счетчиков

10 26 после следующего цикла, просуммировав во втором сумматоре 14, вычитаются во втором вычитателе 12 с числа, записанного в

I третий блок памяти 8, и ошибка в той или иной полярности поступает на второй пере15 ключатель 39 и т.д. Когда нет ошибки синхронизации на выходах счетчиков 26 сигнал близок к О. При появлении ошибки синхронизации сигнал на выходе счетчиков 26 отклоняется от 0 в ту или другую сторону и эта

20 ошибка выявляется на выходе второго вычитателя (элемента сравнения) 12 . Далее ошибка через второй переключатель 39, программируемый счетчик 6 и соответствующие блоки 13 и 38 памяти поступает на

25 управляющий блок 3, В простейшем случае со счетчика 26 достаточно подать сигнал со знакового разряда непосредственно на блоки памяти 13 и

38, т,е. при отклонении ошибки в одну сто30 рону подается сигнал на вычитание импульса в управляемом делителе, а при отклонении ошибки в другую сторону подается сигнал на добавление импульса.

Когда корректирующие блоки представ35 ляют собой умножители, то перед началом коррекции счетчики 26 устанавливаются в номинальное положение (a десятичном исчислении единицы), а в процессе коррекции к этой единице будет вносится сигнал ошиб40 ки с тем или другим знаком.

В процессе коррекции в счетчиках 26 в соответствии с искажениями значение будет отклоняться от номинального в ту или другую сторону. С этим числом со счетчиков

45 26 умножается в корректирующем блоке 20 числа, приходящие с выхода блока 19. чем минимизируется ошибка.

Устройство может работать как по абсолютному критерию ошибки и, так и по квад50 ратичному критерию ошибки и . В первом г случае значение ошибки в корректирующем блоке 20 непосредственно умножается на подаваемый на его вход корректируемый

1728976

55 чиков 26 сигнал ошибки возводится в квадрат в корректирующих блоках 20.

Поскольку в адаптивном корректоре 18 для каждого цикла преобразования, состоящем из п точек, каждый весовой коэффициент формируется только один раз, то число адаптаций для получения выходных данных уменьшается в и раз. Следовательно, значение постоянного коэффициента в рекурсивном алгоритме адаптивного корректора может быть соответственно увеличено в и раз. Благодаря этому повышается помехозащищенность и увеличивается быстрота сходимости, Увеличение для менее частой адаптации значения постоянного коэффициента позволяет уменьшить требуемую разрешающую способность весовых коэффициентов корректора в частотной области в и раз.

Поэтому количество двоичных разрядов, требуемых для заполнения каждого весового коэффициента, может быть уменьшено в о9 и раз, что упрощает формирование весовых коэффициентов, Формула изобретения

1. Система передачи данных по авт.св.

N 1462507,отл ича ю щаясятем,чтос целью повышения помехозащищенности, введены на приемной стороне первый и второй переключатели, второй, третий, четвертый и пятый блоки памяти, второй вычитатель и управляющий блок, при этом выход аналого-цифрового преобразователя подключен к входу блока быстрого преобразования Фурье через первый переключатель, выход первого вычитателя подключен к первому входу программного счетчика через второй переключатель, выход второго сумматора подключен к входам второго и третьего блоков памяти, выходы которых подключены к входам второго вычитателя, выход которого подключен к второму входу второго переключателя, второй выход которого подключен к второму входу программного счетчика, выход которого подключен к второму входу управляемого делителя через последовательно соединенные четвертый блок памяти и управляющий блок, второй выход программного счетчика и через пятый блок памяти подключен к второму входу управляющего блока.

2, Система поп1, отл и ч а ю ща я ся тем, что адаптивный корректор содержит

50 индикатор шума, счетчик индикации, делитель, блок эталонных сигналов, индикатор частотных характеристик, первый и второй постоянные запоминающие блоки, вычитатели, счетчики, блоки памяти, корректирующие блоки, умножитель, синхронный детектор и модулятор, блок обратного быстрого преобразования Фурье и блок быстрого преобразования Фурье, выходы которого соединены с первыми входами соответствующих корректирующих блоков, выходы которых соединены с входами блока обратного быстрого преобразования Фурье и входами соответствующих блоков памяти, выходы которых соединены с первыми входа.чи соответствующих вычитателей, выходы которых соединены с первыми входами счетчиков, первые выходы которых соединены с вторыми входами соответствующих корректирующих блоков, выходы блока эталонных сигналов подключены к вторым входам соответствующих вычитателей, выход делитегя соединен с входом счетчика индикации, первые выходы которого соединены с вторыми входами соответствующих счетчиков, вторые выходы которых подключены к входам индикатора частотных характеристик, выход блока обратного быстрого преобразования Фурье соединен с первым входом умножителя через синхронный детектор, второй вход которого соединен с выходом соответствующего корректирующего блока, второй. вход умножителя соединен с выходом первого запоминающего блока, выход счетчика индикации соединен с входом индикатора шума, второй выход второго вычитателя соединен с первым входом делителя, второй вход которого подключен к второму входу второго вычитателя, выходы модулятора и второго постоянного запоминающего блока подключены соответственно к первому и второму входам блока эталонных сигналов, при этом вход блока быстрого преобразования Фурье является первым входом адаптивного корректора, вторым входом которого является вход модулятора, выходы корректирующих блоков являются первыми выходами адаптивного корректора, вторыми выходами которого являются третьим выходы счетчиков, выход умножителя является третьим выходом адаптивного корректора, 1728976

Фиг1

Составитель О,Андрушко

Редактор Н.Лазоренко Техред M.Ìîðãåíòàë Корректор О.Ципле

Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина. 101

Заказ 1414 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, )К-35, Раушская наб., 4/5