Устройство для передачи и приема сигналов квадратурной амплитудной модуляции

 

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛОВ КВАДРАТУРНОЙ АШЛИХУДНОЙ МОДУЛЯЦИИ, содержащее на пере:дающей стороне синфазный и квадратурный каналы, каждый из которых содержит блок предварительного кодирования , первый, и второй выходы которого соединены с соответствующими входами блока, вычитания, входы синхронизации блоков предварительного кодирования синфазного и квадратурного каналов объединены, причем выход блока вычитания квадратурного канала подключен к первому входу модулятора, а на приемной стороне - синфазный и квадратурный каналы, каждый из которых содержит последовательно соединенные фазовый детектор, двухполупериодный вьшрямитель и р ешающий блок, причем первый вход фазового детектора синфазного канала подключен к вьНходу фазовращателя, вход которого ;соединен с входом блока синхрониза1рш и с первым входьм фазового детектора квадратзфного канала, второй вход которого соединен с вторым входом фазового детектора синфазного канала , отличающееся тем, что, с целью повышения достоверности, в него введены на передающей стороне в синфазный канал сумматор и блок формирования напряжения смещения, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом блока вычитания, причем выход сумматора подключен к второму входу модулятора, а на приемной стороне введен узкополосный фильтр, выход которого соединен с входом блока синхронизации, при этом вторые входы фазовых детекторов синфазного и квадратзфного каналов подS ключены к входу узкополосного фильтра . О) 2. Устройство по п. 1,отлич а ю щ е е с я тем, что блок предварительного кодирования содержит два О -триггера и сумматор по модуа лю два, выход.которого соединен с 35 входом первого D -триггера, выход которого соединен с D -входом второго D -триггера, синхронизирзпющий вход которого подключен к синхронизирзоощему входу первого D -триггера, причем 00 О вьрсод второго-D -триггера соединен с первым входом сумматора по модулю два и является вторым выходом блока предварительного кодирования, первьм входом которого является выход сумматора по модулю два, второй вход которого является информационным входом блока предварительного кодирования, входом синхронизации которого является синхронизирующий вход первого D-трнггера.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU,„, 1117851 (д) Н 04 Ь 27 02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСЛНИЕ ИЗОЕРЕТЕНИ Й

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

У -" а.-I (21) 3615940/18-09 (22) 07.07.83 (46) 07. 10,84. Бюл. Р 37 .(72) А.К.Белоцкий (53) 621.394.6(088.8) (56) 1. Fumio Akashi et al. А high

performance digital ЯАМ 9600 bit, modem.-"NEC Research and Development", 1977, N - 45, April, р. 38-43.

2. Патент США - 4055727, кл. 178-68, 1977 (прототип). .(54)(57) 1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ

И ПРИЕМА СИГНАЛОВ КВАДРАТУРНОИ АМПЛИ. ТУДНОЙ МОДУЛЯЦИИ, содержащее на пере:дающей стороне синфазный и квадратурный каналы, каждый из которых содержит блок предварительного кодирования, первый.и второй выходы которого соединены с соответствующими входами блока вычитания, входы .синхронизацйи блоков предварительного кодирования синфазного и квадратурного каналов объединены, .причем выход блока вычитания квадратурного канала подключен к первому входу модулятора, а на приемной стороне — синфаэный и квадратурный каналы, каждый иэ которых содержит последовательно соединенные фазовый детектор, двухполупериодный выпрямитель и решающий блок, причем первый вход фазового детектора синфазного канала подключен к вМ-ходу фазовращателя, вход которого . соединен с входом блока синхронизации и с первым входом фазового детектора квадратурного .канала, второй вход которого соединен с вторым входом фазового детектора синфазного канала, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности, в него введены на передающей стороне в синфазный канал сумматор и блок формирования напряжения смещения, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом блока вычитания, причем выход сумматора подключен к второму входу модулятора, а на приемной стороне введен узкополосный фильтр, выход которого соединен с входом блока синхронизации, при этом вторые входы фазовых детекторов синфазного и квадратурного каналов подключены к входу узкополосного фильте ра.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок предварительного кодирования содержит два Q -триггера и сумматор по моду- ., лю два, выход. которого соединен с 2входом первого D -триггера, выход которого соединен с 2 -входом второ- Вие го Q -триггера, синхронизирующий вход которого подключен к синхронизирующему входу первого 0 -триггера, причем (ф выход второго D "триггера соединен с первым входом сумматора по модулю, два и является вторым выходом блока предварительного кодирования, первым входом которого является выход сумматора по модулю два,. второй вход которого является информационным входом блока предварительного кодирования, входом синхронизации -которого является синхронизирующий вход первого

Э-триггера.

1 11178

Изобретение относится к технике связи и может быть использовано для передачи данных по стандартным каналам тональной частоты.

Известен модем квадратурной амплитудной модуляции, содержащий на передающий стороне последовательно соединенные блок дифференциального кодирования и модулятор, а на приемной сто. роне — последовательно соединенные де- 10 модулятор, блок днффернциального декодирования и блок синхронизации (11 .

Недостатком такого модема является малая эффективность использования занимаемой для передачи сигналов полосы частот.

Наиболее близким техническим решением к изобретению является устройство для передачи и приема сигналов квадратурной амплитудной модуляции, содержащее на передающей стороне синфазный и квадратурный каналы, каждый из которых содержит блок предва-, рительного кодирования, первый и . второй выходы которого соединены с соответствующими входами блока вычитания, входы синхронизации блоков предварительного кодирования синфазного и квадратурного каналов объединены, причем выход блока вычитания квадратурного канала подключен к первому входу модулятора, а на приемной стороне — синфазный и квадратурный каналы, каждый из которых содержит последовательно соединенные фазовый детектор, двухполупериодный выпрямитель и решающий блок, причем первый вход фазового детектора синфазного канала подключен к выходу фазовращателя, вход которого соединен с входом

40 блоха синхронизации и с первым входом фазового детектора квадратурного кана ла, второй вход которого соединен с вторым входом фазового детектора синфазного .канала 2

Однако известное устройство обес45 печивает низкую достоверность переда-, чи информации.

Цель изобретения — повышение.достоверности.

Для достижения поставленной цели в устройство для передачи и.приема сигналов квадратурной амплитудной модуляпии, содержащее на передающей стороне синфазный и квадратурный каналы, каждый из которых содержит 55 блок. предварительного кодирования, первый и второй выходы которого соединены с соответствующими входа51 2 ми блока вычитания, вхрлы синхронизации блоков предварительного крди рования синфазного и квадратурного каналов объединены, причем выход блока вычитания квадратурного канала подключен к первому входу модулятора, а на приемной стороне — синфазный и квадратурный каналы, каждый из которых содержит последовательно соединенные фазовый детектор, двухполупериодный выпрямитель и решающий блок, причем первый вход фазового детектора синфазного канала подключен к выходу фазовращателя, вход которого соединен с входом блока,синхронизации и с первым входом фазового детектора квадратурного канала, второй вход которого соединен с вторым входом фазового детекто. ра синфазного канала, введены на передающей стороне в синфазный канал сумматор и блок формирования напряжения смещения, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом блока вычитания, причем выход сумматора подключен к второму входу модулятора, а на приемной стороне введен узкополосный фильтр, выход которого соединен с входом блока синхронизации, при этом вторые входы фазовых детекторов синфазного и квадратурного каналов подключены к входу узкополосного фильтра.

При этом блок предварительного . кодирования содержит два 2 -триггера и сумматор по модулю два, выход которого соединен с D — входом первого g -триггера, выход которого соединен с D -входом второго 2 -триггера, синхронизирующий вход которого подключен к синхронизирующему входу первого Э -триггера, причем выход второго 3 -триггера соединен с первым входом сумматора по модулю два и является вторым выходом блока пред. варительного кодирования, первым входом которого является выход сумма. тора по модулю два, второй вход которого является информационным входом блока предварительного кодирования, входом синхронизации которого является синхронизирующий вход первого Р -триггера.

На фиг. 1 изображена структурная электрическая схема предлагаемого устройства, на фиг. 2 — структурная электрическая схема блока предварительного кодирования.

851 ф

Выходной сигнал a (t) синфаэного ка нала 1 и выходной сигнал b (4) квадратурного канала 2 подаются соответ= ственно на входы модулятора 7, в кото— ром они умножаются на два несущих колебания частоты 1, сдвинутых по фазе друг относительно друга на ti /2, и затем суммируются. Сигнал 5 (4) на выходе модулятора 7 имеет вид

3 1117

Устройство для передачи н приема сигналов квадратурной амплитудной модуляции содержит на передающей стороне синфаэный канал 1, квадратурный канал 2, блоки 3 предварительного кодирования, блоки 4 вычитания, 5 блок 5 формирования напряжения смещения, сумматор 6, модулятор 7 и на приемной стороне — фазовращатель 8, блок 9 синхронизации, синфазный канал 10 . 10, квадратурный канал 11, фазовые детекторы 12, двухполупериодные выпря мители 13, решающие блоки 14, узкополосный фильтр 15. Блок предваритель ного кодирования содержит сумматор

16 по модулю два, первый 17 и второй

18 D -триггеры.

Устройство работает следующим образом.

Пусть требуется передать цифровую информацию по каналу связи со скоростью Я бит/с. Тогда на входы синфаэного канала 1 и квадратурного канала

2 подаются два независимых потока информации со скоростями 9 /2 бис/с, а на синхронизирующий вход устройства подается тактовая частота Гц. Для предотвращения размножения ошибок вследствие корреляции модулирующих сигналов .в обоих накалах при помощи блоков 3 предварительного кодирова

30 ния производится преобразование входной информации 0п по закону

I

+a="n®+n-г где Wp — информация на выходе блока

3 предварительного кодирования, Я - операция суммирования по модулю два, Затем в блоке 4 вычитания произво-40 дитея вычитание напряжений, соответствующих Юн и Вп-g . Это эквивалентно прохождению сигнала фп через линейную систему с амплитудно-частотной характеристикой

ll(ul 2 ад

В синфазном канале 1 сигнал с выхода блока 4 вычитания суммируется в сумматоре 6 с постоянным напряжением,5О вырабатываемым блоком 5 формирования напряжения смещения.

5(t) - a(t) coe Qn f >t 4(t) sin М 1 „

Поскольку в спектре сигнала 5 (4) присутствуют немодулированная составляющая с частотой f >, то ее можно использовать для демодуляции. С этой целью сигнал. с выхода модулятора 7 через канал связи подается на вход узкополосного фильтра 15, при помощи которого выделяется несущее колебание, поступающее затем на блок 9 синхронизации. Сигнал, соответствующий синхронизированному несущему колебанию, поступает на первый вход фазового детектора 12 квадратурного канала 11 и через фазовращатель 8, в котором производится сдвиг фазы на è/2, — на первый вход фазового детектора 12 синфазного канала 10. Вторые входы фазовых детекторов 12 соединены с входом узкополосного фильтра 15.

После демодуляции производится двухполупериодное выпрямленне сигнала в двухполупериодных выпрямителях

13 и принятие решения в решающих блоках 14, на выходах которых вырабатывается восстановленная информация е

Поскольку в предлагаемом устройстве спектр сигнала, передаваемого по каналу связи, сформирован такии образом, что на приемной стороне возможно выделение спектральной ком» поненты, соответствующей несущей, то ввиду отсутствия при таком метоt де восстановления несущей неопределенности фазы отпадает необходимость в устройствах дифференциального кодирования-декодирования и, следовательно, вероятность ошибки уменьшается вдвое.

1117851

4и.2

ВНИИПК Заказ 7278/44 Тира» 634 Подписное

Филиал ШШ "Натеат", гУагород, уа.Проектная, 4