Цифровой синтезатор частоты

 

Изобретение относится к области радиотехники . Цель изобретения -уменьшение шага сетки выходных частот. Цифровой синтезатор частоты содержит первый формирователь 1 кодов, второй формирователь 2 кодов, цифровой фазовый детектор (ЦФД) 3, опорный генератор 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот, управляемый генератор 7, делитель 8 частоты, формирователь 9 стробов, счетчик 10 импульсов, электронный ключ 11. Формирователь 9 стробов формирует импульс установки, определяемой частотой опорного генератора 1, который устанавливает счетчик 10 в состояние, определяемое младшими разрядами кода,, поступающего с выхода первого формирователя 1, в зависимости от значения младших разрядов кода. При ненулевом значении кода сигнал с выхода счетчика 10 переводит делитель 8 в режим деления с коэффициентом N+1. После окончания сигнала с выхода счетчика 13 коэффициент деления делителя 8 устанавливается равным N. За счет этого получается сетка частот с шагом в N раз меньше, чем при нулевом значении кода с выхода младших разрядов первого формирователя 1. 1 ил. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 L 7/18

1 ОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР 8 2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 2@

ЩЯЦ;ф у

4Щ91г д

И

С (л)

О

0 (21) 4723883/09 (22) 24.07.89 (46) 30.04,92. Бюл. М 16 (71) Воронежский научно-исследовательский институт связи (72) B.Í. Сорокин (53) 621.373.42 (088.8) (56) Патент США N 3714463, кл. 307-232, 1973.

Патент. CLUA N. 3913028, кл, 331 — 1А, 1975. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ (57) Изобретение относится к области радиотехники. Цель изобретения — уменьшение шага сетки выходных частот. Цифровой синтезатор частоты содержит первый формирователь 1 кодов, второй формирователь 2 кодов, цифровой фазовый детектор(ЦФД) 3, опорный генератор 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних

„„SU „„1730719 А1 частот, управляемый генератор 7, делитель

8 частоты, формирователь 9 стробов, счетчик 10 импульсов, электронный ключ 11.

Формирователь 9 стробов формирует импульс установки, определяемой частотой опорного генератора 1, который устанавливает счетчик 10 в состояние, определяемое младшими разрядами кода, поступающего с выхода первого формирователя 1, в зависимости от значения младших разрядов кода.

При ненулевом значении кода сигнал с выхода счетчика 10 переводит делитель 8 в режим деления с коэффициентом N+1. После окончания сигнала с выхода счетчика 13 коэффициент деления делителя 8 устанавливается равным N. За счет этого получается сетка частот с шагом в N раз меньше, чем . при нулевом значении кода с выхода младших разрядов первого формирователя 1, 1 ил.

1730719

Изобретение относится к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре.

Целью изобретения является уменьшение шага сетки выходных частот.

На чертеже представлена электрическая структурная схема цифрового синтезатора частоты.

Цифровой синтезатор частоты содержит первый формирователь 1 кодов, второй формирователь 2 кодов, цифровой фазовый детектор (ЦФД) 3, опорный генератор 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот, управляемый генератор 7, делитель 8 частоты, формирователь

9 стробов, счетчик 10 импульсов, электронный ключ 11.

Цифровой синтезатор частоты работает следующим образом.

Формирователь стробов формирует импульс установки с периодичностью То N<, определяемой частотой опорного генератора 4 и кодом с выхода второго формирователя 2, Первый и второй формирователи 1 и

2 в простейшем случае представляют собой набор переключателей; коммутирующих входной сигнал на корпус или шину питания. Импульс с выхода формирователя стробов 9 устанавливает счетчик 10 в состояние

М, определяемое младшими разрядами кода, поступающего с выхода первого формирователя 1. Если М=.О, то при поступлении на первый тактовый вход ЦФД 3 импульса опорного генератора 1 состояние выхода

ЦФД 3 увеличивается на целое число N1, определяемое кодом, поступающим из первого формирователя 1. При поступлении на второй тактовый вход ЦФД 3 импульса с выхода делителя 8, состояние выхода ЦФД

3 уменьшается на целое число N2, определяемое кодом второго формирователя 2.

ЦАП 5 преобразует выходной сигнал ЦФД 3 в напряжение, которое после фильтрации фильтром 6 управляет частотой управляемого генератора 7, Для обеспечения режима синхронизма необходимо, чтобы сумма чисел, прибавленных к состоянию ЦФД 3 со стороны опорного генератора 4, компенсировалась суммой чисел, вычитаемых из ЦФД 3 импульсами с выхода делителя 8 за интервал

ВРЕМЕНИ То К2, ГдЕ То — ПЕрИОд ОПОРНОГО генератора 4. Условие синхронизма системы имеет вид Т К2 = Т1 К1, где Т1 — период сигнала на выходе делителя 8, Частота управляемого генератора 7 определяется соотношением

Т N2

Шаг равномерной сетки частот устрой1 N ства равен „т.е, в N раз превышаГо К2 ет шаг сетки частот по второму тактовому входу ЦФД 3.

Если M-" О, на выходе счетчика 10 устанавливается сигнал управления, который переводит делитель 8 в режим деления с коэффициентом N+1 и открывает электронный ключ 11, при этом импульсы с выхода делителя 8 поступают на тактовый вход счетчика 10 и изменяют его состояние каждый раз на единицу в сторону уменьшения.

После прихода М тактовых импульсов сигнал управления на выходе счетчика 10 возвращается в исходное состояние, При этом закрывается электронный ключ 11 и делитель 8 переходит вновь в режим деления на

N, Цикл повторяется после прихода очередного импульса установки с выхода формирователя 9 стробов, В качестве делителя 8 можно использовать, например, микросхему К193ИЕЗ, представляющую собой двухкоэффициентный ВЧ делитель 10/11.

В качестве электронного ключа 11 может быть использована, например, микросхема К564КТЗ, представляющая собой четыре двунаправленные ключа в одном корпусе.

В качестве счетчика 10 может быть использована, например, микросхема

К564ИЕ11, представляющая собой двоичный реверсивный счетчик с предварительной установкой, В качестве формирователя 9 стробов может быть использована, например, микросхема К564ИЕ15, представляющая собой управляемый делитель с переменным коэффициентом деления, длительность выходного сигнала которого равна периоду входного, а период выходного сигнала определяется кодом управления.

Таким образом, в режиме синхронизма (ТоК2 = T1N1) делитель 8 М раз делит с коэффициентом деления N-1 (N1-M) раз с коэффициентом деления N. Частота на выходе управляемого генератора 7 в режиме синхронизма равна уг -Т- M(N+1)+ х

1 1

То К2 |о К2 х(мг M)N = . „„м1и — — м

1 1

То К2 То Кг

Задавая значение М от О до (N-1) получаем дискретно непрерывную равномерную сетку частот на выходе упраляемого генератора 7 с шагом 1/Т, N2, что в N раз меньше, 1730719

25

35

45

Составитель Ю. Ковалев

Техред M,Ìîðãåíòàë Корректор Н.Ревская

Редактор С.Лисина

Заказ 1521 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушскэя наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 чем в случае, когда М=О, Поскольку условие синхронизма не изменяется и выполняется на том же интервале времени TpN2, быстродействие цифрового синтезатора частоты сохраняется. 5

Формула изобретения

Цифровой синтезатор частоты, содержащий последовательно соединенные опорный генератор, цифровой фазовый де- 10 тектор, цифроаналоговый преобразователь, фильтр .нижних частот, управляемый генератор и делитель частоты, выход которого соединен с вторым входом цифрового фазового детектора, первый и второй кодовые 15 входы которого подключены соответственно к выходу первого формирователя кодов и к выходу второго формирователя кодов, отличающийся тем, что с целью уменьшения шага сетки выходных частот, между выходом опорного генератора и управляющим входом делителя частоты введены последовательно соединенные формирователь стробов и счетчик импульсов, а также введен электронный ключ, первый и второй входы и выход которого соответственно подключены к выходу счетчика импульсов, выходу делителя частоты и к тактовому входу счетчика импульсов, информационный вход которого соединен с выходом первого формирователя кодов, а выход второго формирователя кодов подключен к информационному входу формирователя стробов.