Цифровой формирователь трехфазных синусоидальных сигналов
Изобретение относится к электротехнике и измерительной технике и может быть использовано при метрологическом обслуживании электротехнических устройств трехфазного напряжения и измерителей несимметрии . Устройство содержит генератор 1 переменной частоты, три реверсивных счетчика 2, 6,10, три блока 3,7,11 постоянного запоминания, три цифроаналоговых преобразователя 4, 8, 12, три выходных аттенюатора 5, 9, 13, источник 14 опорного напряжения, преобразователь 15 кодов, формирователь 16 управляющих кодовых сигналов 1-2-3-4-5,6-7-8-9,10-11-12-13. 1-6-10.14-4,14-8.14-12.15-2.15-6,15-10, 15-5,15-9,15-13,15-16,16-1,16-2,16-6,16-10, 16-15, 16-15. Повышение стабильности амплитуды выходных сигналов связано с тем, что в преобразователе 15 кодов вычисляются непосредственно амплитуды и фазы второго и третьего фазных напряжений (на выходах выходных аттенюаторов 9, 13) по заданным коэффициентам несимметрии с помощью определенных формул. 1 з.п. флы, 2 ил. &№ СЛ С
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)з Н 03 В 27/00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
@Я
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4804915/09 (22) 23.03.90 (46) 07.05.92. Бюл. М 17 (72} В.Н.чинков и А.Л.Савицкий (53) 621.373.42(088.8) (56) Авторское свидетельство СССР по заявке ЬЬ 4617771, кл. Н 03 В 27/00, 8.12.88. (54) ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ ТРЕХФАЗНЫХ СИНУСОИДАЛЬНЫХ СИГНАЛОВ (57) Изобретение относится к электротехнике и измерительной технике и может быть использовано при метрологическом обслуживании электротехнических устройств, трехфазного напряжения и измерителей несимметрии. Устройство содержит генератор
1 переменной частоты, три реверсивных
» SU 1732418 А1 счетчика 2, 6, 10,.три.блока 3, 7, 11 постоян- ного запоминания, три цифроаналоговых преобразователя 4, 8, 12, три выходных аттвнюатора 5, 9, 13. источник 14 опорного напряжения, преобразователь 15 кодов, формирователь 16- управляющих кодовых сигналов 1-2.-3-4-5, 6-7-.8-9, 10-.11-12-13, 1-6-10. 14-4, 14-8, 14-12, 15-2, 15-6, 15-10, 15-5,15-9,15-13,15-16,16-1,16-2,16-6,16-10, 16-15, 16-15. Повышение стабильности амплитуды выходных сигналов связано с тем, что s преобразователе 15 кодов вычисляются непосредственно амплитуды и фазы второго и третьего фазных напряжений {на выходах выходных аттенюаторов 9, 13).по заданным коэффициентам несимметрии с помощью определенных формул, 1 з.п. флы, 2 ил.
50 доступа к памяти
Изобретение относится к радиотехнике и может GblTb ltlGllollb3088Ho PflA пОВеРки измерителей несимметрии трехфаэных синусоидальных сигналов.
Цель изобретения — повышение стабильности амплитуды выходных сигналов, HB фиг. 1 представлена структурная электрическая схема цифрового формирователя трехфаэных синусоидальных сигналов; на фиг, 2 — структурная электрическая схема преобразователя кодов.
Цифровой формирователь трехфазных несинусоидальных сигналов содержит генератор 1 переменной частоты, первый 2, второй 6 и третий 10 реверсивные счетчики, первый 3, второй 7 и третий 11 блоки постоянного запоминания, первый 4, второй 8 и третий 12 цифроаналоговые преобразователи, первый 5, второй 9 и третий 13 выходные аттенюаторы, источник 14 опорного напряжения, преобразователь 15,кодов, формирователь 16 управляющих кодовых сигналов.
Преобразователь 15 кодов содержит формирователь 17 управляющих сигналов, выполненный на микроЗВМ с прямым доступом к памяти, (например. на однокристальной микроЭВМ типа KP 1816ВЕ39 или
KP 1816BE49), первый 18 и второй 22 элементы ИЛИ, параллельный регистр 19, блок
20 памяти, коммутатор 21, блок 23 постоянного запоминания и шестиканальный выходной регистр 24.
Выход генератора 1 переменной частоты соединен с объединенными между собой тактовым"l входами первого 2, второго 6 и третьего 10 реверсивных счетчиков, кодовые или информационные выходы которых подключены к адресным входам первого 3, второго 7 и третьего 11 блоков постоянного запоминания, выходы которых соединены с кодовыми или управляющими входами первого 4, второго 8 и третьего 12 цифроаналоговых преобразователей (ЦАП) соответственно. Опорные входы (или входы питания) ЦАП 4, 8 и 12 подключены к выходу источника 14 опорного напряжения, а их выходы соединены с входами первого 5, второго 9 и третьего 13 выходных аттенюаторов соответственно, Выход сигнала управления частотой формирователя 16 управляющих кодовых сигналов подключен к управляющему входу генератора 1 переменной частоты, выход сигнала записи кода фазы — к точке, объединяющей входы разрешения предварительной установки реверсивных счетчиков 2, 6 и 10, выход сигнала синхронизации и информационный выход- к входу сигнала синхронизации и ин(1>ормационно" му Входу г1реобрэзоВателя 15 коДОВ, ВыхОД
25 30
45 сигнала синхронизации которого соединен с входом синхронизации формирователя 16 управляющих кодовых сигналов, первый, второй и третий выходы сигналов управления фазой подключены к входам предварительной установки второго 6, третьего 10 и первого 2 реверсивных счетчиков соответственно, а первый, второй и третий выходы сигналов управления амплитудой — с управляющими входами первого 6, второго 9 и третьего 13 выходных аттенюаторов соответственно, выходы которых служат выходами цифрового формирователя трехфаэных синусоидальных сигналов.
Устройство работает следующим обраЗОМ, В исходном состоянии клавишным устройством, входящим в состав формирователя 16 управляющих кодовых сигналов, задаются частота выходных сигналов. амплитуда (или действующее значение) составллющей U< прямой последовательности и коэффициенты несимметрии (или комплексы действующих значений обратной 62 и нулевой Uo последовательностей) формируемой системы трехфазных синусоидэльных сигналов, С первого выхода формирователя
16 управляющих кодовых сигналов код частоты подается на управляющий вход генератора 1 переменной частоты, задавая его
Выходную частоту, Коды напряжения Ul u коэффициентов несимметрии 82, ео вводятся с информационного выхода формирователя 16 управляющих кодовых сигналов в преобразователь 15 кодов по его первому входу, После этого преобразователь 15 кодов переводится В режим вычислений сигналом запуска, поступающим по его входу сигнала синхронизации с выхода сигнала синхронизации формирователя 16 управляющих кодовых сигналов, Преобразователь 15 кодов по записанной в него программе осуществляет вычисление комплексов величин 0д, 0в, Ос по формулам е /й
U = Ul (1 + Ео а) = од
0в =а Ul (1+ алло + a @ )=Ов
) Ч
Uc = а Ul (1 + а2 Ео + а Е ) = U
При этом вход сигнала синхронизации преобразователя 15 кодов подключен к входу управления {SR-вхОд) фОрмирОватвля 17 управляющих сигналов и к четвертому управляющему входу (Вход с ) коммутатора
21, Этот вход преобразователя 15 кодов являе ся входом управления режимом работы формирователя 1? и организации прямого
1732418
10
20
Информационный вход преобразователя 15 кодов соединен с объединенными . между собой третьим и четвертым информационными входами (входы f2 и l3) коммутатора 21 и вторыми входами элементов ИЛИ
18 и 22.
Первый порт Р0 формирователя 17 управляющих сигналов подключен двунаправленной шиной данных к первому информационному входу (вход It) коммутатора 21; информационный выход (порт Р1) формирователя 17 соединен с информационным входом шестиканального регистра
24. В ыход строба записи адреса (выход ALE) формирователя 17 управляющих сигналов подключен к первому входу первого элемента ИЛИ 18, выход которого соединен с входом записи/считывания параллельного регистра 19, к выходу которого подключен информационный вход блока 20 памяти, соединенного своим выходом с пятым информационным входом коммутатора 21. Выход строба считывания данных (выход RD) фор-. мирователя 17 управляющих сигналов подключен к первому управляющему входу (вход С4) коммутатора 21 и к входу синхронизации записи/считывания блока 20 памяти, информационный вход которого подсоединен к первому информационному выходу (выход Y<) коммутатора 21, второй информационный выход(выход Y2) которого подключен к входу параллельного регистра
19. Выход строба записи данных (выход WR) формирователя 17 управляющих сигналов соединен с вторым управляющим входом (вход Сз) коммутатора 21 и первым входом второго элемента ИЛИ 22, выход которого соединен с входом записи/считывания блока 20 памяти, Выход строба считывания (вы ход РМЕ) формирователя 17 управляющих сигналов соединен с третьим управляющим входом (вход C2) коммутатора 21 и входом сигнала управления считывания блока 23 постоянного запоминания, выход которого подключен к второму информационному входу(вход!4) коммутатора 21. Входы сигналов группы входов младших разрядов блока
23 постоянного запоминания поразрядно соединены с соответствующими выходами параллельного регистра 19. Адресные выходы сигналов группы выходов младших разрядов формирователя 17 управляющих сигналов (порт Р2) подключены к соответст-. вующим входам сигналов группы входов старших разрядов блока 23 постоянного запоминания, а адресные выходы сигналов группы выходов старших разрядов формирователя 17 управляющих сигналов — к соответствующим адресным входам шестиканального выходного регистра 24, 25
55 первый, второй, третий, четвертый, пятый и шестой выходы которого являются соответственно первым, вторым, третьим выходами сигналов управления фазой и первым, вторым, третьим выходами сигналов управления амплитудой преобразователя 15 кодов.
Один из выходов сигналов группы выходов младших разрядов формирователя 17 управляющих сигналов является выходом синхронизации преобразователя 16 кодов.
Все функции обработки информации и управления в преобразователе 15.кодов выполняет формирователь 17 управляющих сигналов. Циркулирующая в преобразователе 15 кодов информация вводится и выводится из формирователя 17 управля.ощих сигналов через порт РО, При этом адрес сопровождается стробом записи адреса с выхода AI E, которым производится его запись в параллельный регистр 19. Выводданных с формирователя 17 управляющих сигналов осуществляется стробом записи данных с выхода NlR, этим же стробом в коммутаторе 21 ортанизуется тракт. передачи информации l2 — I t. Чтение данных с блока
20 памяти по тракту fg-It тактируется стробом считывания данных. с выхода RD а с блока 23 постоянного запоминания по тракту Ц- — стробом считывания адреса с выхода РМЕ. Управляющие коммутатором 21 сигналь! С2 (РМЕ), C3(WR) и C4 (RD) являются взаимоисключающими, так KBK формирователь 17 управляющих сигналов выполнен на однокристальной микроЗВМ, у которой реализовано временное разделение управляющих сигналов, т.е. в любой момент времени связаны только два блока, которые однозначно определяются программой, "защитой" в блок 23 постоянного запоминания и внутренний блок постоянного запоминания формирователя 17 управляющих сигналов, Вычисления выполняются по стандартным подпрограммам для комплексных чисел.
После завершения вычислений в преобразователе 15 кодов в его шестиканальном выходном регистре 24 записываются коды начальных фаз GAPA, фа, и фс соответственно и действующих значений напряжений
Од, 0в и U|„.соответственно, а также формируется сигнал "Конец вычислений", который по его выходу синхронизации поступает на вход синхронизации формирователя 16 управляющих кодовых сигналов. По этому сигналу коды начальных фаз фд, фц, и фазных напряжений UA(t), Ug(t) и Uc(t) с первого, второго и третьего выходов сигналов управления фазой преобразователя 15
20
50 кодов подаются на входы предварительной установки реверсивных счетчиков 6, 10 и 2 соответственно, а их запись осуществляется сигналом, подаваемым с выхода сигнала записи кода фазы формирователя 16 управляющих кодовых сигналов на входы разрешения предварительной установки реверсивных счетчиков 2, 6 и 10. Коды действующих значений фазных напряжений
Од, 08 и Ос с первого, второго и третьего выходов сигналов управления амплитудой поступают на входы выходных аттенюаторов 5. Q и 13 соответственно, устанавливая их коэффициенты передачи KA,ÊB и Кс и задавая тем самым требуемые действующие значения фазных напряжений UA, Uo u
Uc, В дальнейшем при поступлении тактовых импульсов с генератора 1 переменной частоты на тактовые или счетные входы реверсивных счетчиков 2, 6 и 10 их выходными кодами последовательно изменяются адреса кодов мгновенных значений функций си нуса: на выходе блока 3 постоянного запоминания — коды sin(mt + фд), на выходе блока 7 постоянно;-а запоминания —; коды
sin(gati + фв ), на выходе блока 11 постоянного запоминания — коды sin(йл + фс).
Выходные коды блоков 3, 7 и 11 постоянного запоминания поступают на управляющие или кодовые входы ЦАП 4, 8 и 12 соответственно, на опорные входы которых падается высокостабильное постоянное напряжение с выхода источника 14 опорного напряжения. На выходах ЦАП 4, 8 и 1? формируются кусочно-ступенчатые напряжения, аппроксимирующие синусоидальные напряжения ф -«4 sin(cot+ ф), где!= А, В, С;
Um — амплитуда выходных напряжений .ЦАП 4, 8 и 12.
Эти напряжения поступают через выходные аттенюаторы 5, 9 и i3 на выходы цифрового формирователя трехфазных синусоидальных сигналов, образуя фазные напряжения
Ui(t) = К1@ (t) = Um sin(cut + ф), где U> — амплитуда выходных фазных напряжений 0д(), Ua{t). Uc(t).
Таким образом, трехфаз«ая система сь,— нусоидальных напряжений UA(t), Ua(t), Uc(t) имеет требуемую несимметрию при постоинной амплитуде составляющей прямой последовательности, которая поддерживается стабильной при любых значениях коэффициентов несимметрии, так как действующие значения (или амплитуды) фазных напряжений рассчитываются по заданному действу25
45 ющему значению U< (или амплитуде) составляющей прямой последовательности и заданным значениям коэффициентов несимметрии.
Формула изобретения
1.. Цифровой формирователь трехфазных синусоидальных сигналов, содержащий последовательно соединенные генератор переменой частоты, первый реверсивный счетчик, первый блок постоянного запоминания, первый цифроаналоговый преобра-. зователь и первый выходной аттенюатор, последовательна соединенные второй реверсивный счетчик, второй блок постоянного запоминания и второй цифроаналоговый преобразователь, последовательно соединенные третий реверсивный счетчик, третий блок постоянного запоминания и третий цифроаналоговый преобразователь, источник опорного напряжения, второй и третий выходные аттенюатары, преобразователь кодов, формирователь управляющих кодовых сигналов, информационный выход которого подсоединен с информационному входу преобразователя кодов, при этом тактовые входы второго и третьего реверсивных счетчиков подсоединены к выходу генератора переменной частоты, управляющий вход которага соединен с выходом сигнала управления частотой формирователя. управля|ощих кодовых сигналов, выход сигнала записи кода фазы которого подсоединен к входам разрешения предварительной установки nepaoro, второго и третьего реверсивных счетчиков, выход сигнала синхронизации преобразователя кодов подсоединен к входу синхронизации формирователя управляющих кодовых сигналов, выход синхронизации которого подключен к входу синхронизации преобразователя кодов, первый и второй выходы сигналов управления фазой которого саедииены с входами предварительной установки соответственно второго и третьего реверсивных счетчиков, при этом выход источника опорного напряжения соединен с опорными входами первого, второго и третьего цифроаналоговых преобразователей, О т л и ч а ю шийся тем, чта, с целью повышения стабильности амплитуды выходных сигналов, вход предварительной установки первого реверсивного счетчика соединен с третьим выходом сигнала управления фазой преобразователя кодов, первый выход сигнала управления амплитудой катарага соединен с управляющим входом первого выходного аттенюатара, а выходы второго и третьего цифроаналоговых преобразователей соединены соответственно с входами второго и третьего выходных атте1732418
10 нюаторов, а преобразователь кодов снабжен вторым и третьим выходами сигналов управления амплитудой, которые соединены с управляющими входами соответственно второго и третьего выходных 5 аттенюаторов.
2. Формирователь по и. 1, о тл и ч à loшийся тем, что преобразователь кодов содержит последовательно соединенные 10 формирователь управляющих сигналов, первый элемент ИЛИ, параллельный регистр, блок памяти и коммутатор. второй элемент ИЛИ, блок постоянного запоминания, шестиканальный выходной регистр, 15 при этом двунаправленная шина данных формирователя управляющих сигналов соединена с двунаправленной шиной данных . коммутатора. информационный выход формирователя управляющих сигналов соеди- 20 нен с информационным входом шестиканального выходного регистра, выход строба записи адреса формирователя„ управляющих сигналов соединен с первым управляющим входом коммутатора и вхо- 25 дом синхронизации записи/считывания блока памяти, информационный вход которого подсоединен. к первому информационному выходу коMìóòатора, второй информационный выход которого соединен 30 с входом параллель ого регистра, а выход строба записи данных формирователя управляющих сигналов соединен с вторым управляющим входом коммутатора и первым входом второго элемента ИЛИ, выход кото- 35 рого соединен с входом записи-считывания блока памяти, выход строба считывания адреса формирователя управляющих сигналов соединен с третьим управляющим входом коммутатора и входом сигнала управления считывания блока постоянного запоминания, выход которого соединен с вторым информационным входом коммутатора, входы сигналов группы входов младших разрядов блока постоянного запоминания поразрядно соединены с соответствующими выходами параллельного регистра, вход управления формирователя управляющих сигналов и четвертый управляющий вход коммутатора объединены и являются входом синхронизации преобразователя кодов, третий и четвертый информационные входы коммутатора и вторые входы элементов ИЛИ объединены и являются информационным входом преоб-. разователя частоты, адресные выходы сиг-. налов группы выходов младших разрядов формирователя управляющих сигналов подсоединены к соответствующим входам сигналов группы входов старших разрядов блока постоянного запоминания, а адресные выходы сигналов группы выходов старших разрядов формирователя. управляющих сигналов соединены с соответствующими адресными входами шестиканального выходного регистра, первый, второй, третий, четвертый, пятый, шестой выходы которого являются соответственно первым, вторым, третьим выходами сигналов управления фазой. первым вторым третьим выходами сигналов управления амплитудой преобразователя кодов, один из выходов сигналов группы выходов младших разрядов формирователя управляющих сигналов является выходом синхронизации преобразователя кодов.
1732418. OPHAQHOkHIII4 9_#_Oа
Составитель B.×èèêîâ
Редактор Г.Гербер Техред M.Moðãåíòàë Корректор T,Ìýëåö
Заказ 1587 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101
I
I. I
I.1
I„
1
1 инрормяцианныв выход ь! аыхо8 сннхРинийяции Р" г
I
I !
1
I !
1
I !
1
