Устройство для распределения и регенерации динамической памяти

 

Изобретение относится к вычислительной технике и может использоваться для управления динамической памятью. Цель изобретения расширение функциональных возможностей устройства. Это достигается введением третьего коммутатора с соответствующими связями. 2 ил.

(51)5 G 06 Р 12/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЭОБРЕТЕНИЯМ И О ЫРЫТИЯМ

ПРИ ГКНТ СССР: (21) 4750782/24 (22) 16.,10,89. (46) 23.05,92, Бюл, Г 19 (71) Львовский политехнический институт им, Ленинского комсомола (72) И,Б.Боженко и Б,В,Гриниха (53) 681.325 (088,8) (56) Авторское свидетельство СССР

Н 1101894, кл, С 11 С 21/00, 1986, Авторское свидетельство СССР

Г 1497618, кл. r, 06 z 12/00, 1987.

Изобретение относится к вычислительной технике и может использоваться для управления динамической памятью, Известно устройство содержащее два коммутатора, триггер, счетчик и схему сравнения; Первый коммутатор является адресным. Строчные адреса : внешних обращений поступают так., . чтобы их последовательное изменение . привело к последовательному размещению информации в памяти. Через второй .коммутатор задается адрес границы задействованной памяти.. В режиме регенерации при совпадении состояния счетчика с адресом гра" ницы регенерация прекращается, Быстродействие устройства ограничивается необходимостью при наращивании объема задействованной .памяти изменять ее границу извне, Кроме того, извне должна формироваться последовательная инкрементация адресов внешних обращений, что ограничивает функциональные возможности устройства.

2 (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

И РЕГЕНЕРАЦИИ ДИНАМИЧЕСКОЙ ПАИЯТИ (57) Изобретение относится к вычислительной технике и может использоваться для управления динамической памятью. Цель изобретения « расширение Функциональных возможностей устройства. Это достигается введением третьего коммутатора с соответствующими связями. 2 ил.

Наиболее близким к изобретению по технической сущности является устройство, содержащее два коммутатора, три счетчика, триггер и эле«мент 2И, Счетчики подсчитывают количество загружаемых ячеек памяти., и по их состоянию присваиваются адреса загружаемой информации. В режиме регенерации перебираются адреса лишь загруженной к началу работы в этом режиме зоны памяти, Функциональные возможности устройства и его быстродействие ограничиваются необходимостью выделения в течение цикла регенерации определен- . ного времени на регенерацию. Во время этого временного интервала внешние обращения к памяти воспле" щаются.

Цель изобретения - расширение функциональных возможностей устройства.

Поставленная цель достигается тем, что в устройство для распределения регенерации динамической памяти, содержащее три счетчика, два комму173585 татора, синхровход первого счетчика -, вход разрешения записи устройства, вход сброса - вход начальной установ-; ки устройства, подключенный к входам / сброса второго и управления третье- го Счетчиков, информационный выход подключен к первому информационному входу первого коммутатора и является выходом адреса строки устройства, а выход переноса соединен с синхровходом второго счетчика, выход которого — второй выход адреса столбца устройства пбдключен к информационному входу третьего счетчика., синхровход первого коммутатора является входом разрешения считывания устроиства, второй информационный вход первого и первый информационный вход второго коммутатора " соответственно первый и вто- 2р рой адресные входы, а их выходысоотве1ствующие адресные выходы устройства, введен третий коммутатор, управляющий вход которого подключен к синхровходу первого счетчика, первый информационный вход соединен с выходом второго, второй информационный вход - с информационным выходом третьего счетчиков, выход подключен к второму информационному входу второго коммутатора, управляющий вход

30 которого подключен к управляющему входу первого коммутатора, а выход заема переноса третьего счетчика соединен с входом установки этого счет. чика. 35

Устройство позволяет осуществлять обращение к памяти в течение всего периода регенерации, что существенно расширяет его функциональные возможности, 40

Повышается быстродействие устройства, поскольку на время регенерации специальной блокировки обращения процессора к памяти не требуется, следовательно, обмен процессора с памятью упрощается. Быстродействие повышается примерно в 2 раза.

На фиг,1 представлена функциональная схема предлагаемого устройства, на фиг.2 - временные диаграммы его. работы.

Устройство содержит (фиг. 1) первый 1, второй 2 и третий 3 счетчики, первый 4, второй 5 и третий 6 коммутаторы, входы разрешения записи импульсов регенерации 8, разрешения считывания 9 и начальной установки

10, выходы адреса строки 11 и столб7

/ ца 12, первый 13 и второй -14 адрес-: ные входы, первый 15 и. второй 16 ад-.. ресные выходы, Синхровход первого счетчика 1 под" ключен к входу 7 устройства и управляющему входу третьего коммутатора 6, вход сброса - к входу. сброса второго счетчика 2, управляющему входу третьего счетчика 3 и входу 10 начальной .установки устройства, информационный выход. - к первому информационному входу первого коммутатора 4 и выходу 11 устройства, а выход переноса— к синхровходу счетчика 2; выход которого подключен к выходу 12 устройства, первому информационному входу третьего коммутатора 6 и информационному входу счетчика 3, выход заема переноса которого соединен с его вхо дом установки, синхровход подключен к входу 8 устройства, а информационный выход - к второму информационному входу коммутатора 6, управляющий выход — к второму информационному входу коммутатора 6, управляющии вход первого коммутатора 4. подключен к управляющему входу второго коммутатора

5 и входу 9 устройства, второй инфор" мационный вход — к первому адресному входу 13 устройства, а выход - к первому адресному выходу 15 устройства, первый информационный вход коммутатора 5 подключен к второму адресному входу 14 устройс1ва, второй - к вы ходу коммутатора 6, а выход — к второму адресному выходу 16 устройства.

На фиг,2 обозначены: а - импульсы регенерации, поступающие на вход 8 устройства, б - импульсы загрузки памяти на входе 7, в - состояние третьего счетчика 3, г - выход заема переноса счетчика 3", д — состояние второго счетчика 2, е - импульсы обращения к задействованной памяти на входе 9, 1

В реализованном варианте устройства счетчики 1 — 3 выполнены на микросхемах .К555ИЕ7, коммутаторы 4

6 - на К555КП11, Устройство работает следующим образом. е

Первый счетчик 1 является счетчиком определения адреса столбца границы задействованной зоны памяти, вто- рои счетчик 2 - счетчиком определения адреса строки границы, третий, счетчик 3 является счетчиком регенерации ° С выходов 11 и 12 в про.S 17

qeccop для сведения поступают адреса, присвоенные загружаемой информации.

С выходов 15 и 16 адресуются ячейки задействованной зоны памяти, Поскольку регенерация динамической памяти осуществляется путем переброса только адресов ее строк, то для регенерации используется информация о состоянии счетчика 2,, Перед загрузкой памяти производится начальная установка. устройства, сигнал которой поступает по входу 10, Счетчики 1 и 2 сбрасываются, а счетчик 3 переводится в режим прямого счета и тем самым выход заема переноса счетчика 3 блокируется. По импульсам регенерации, поступающим на вход 8, счетчик 3 последовательно генерирует все адреса строк динамической памяти, При этом сигналы на входы 7 и 9 не поступают, и строчные . адреса через коммутаторы 6 и 5 и выход 16 поступают на адресацию памяти, Сигнал начальной установки устанав-.. ливается на входе 10 на время, необходимое для начала нормального функционирования динамической памяти, . Как правило, это время после включения питания составляет Р-16 циклов регенерации всех адресов строк, По истечении этого времени сигнал начальной установки снимается., снимается тем самым сброс со счетчиков 1 и 2, а счетчик 3 переводится в режим обратного счета, Последующая регенерация памяти производится счетчиком 3 по импуль" сам регенерации (фиг. 2а) в режиме обратного счета (фиг.2в), В промежутках между импульсами регенерации производится загрузка памяти по им" пульсам загрузки (фиг.2б), поступающим на вход 7. По ним коммутатор 6 подключает к второму входу коммута" тора 5 выход счетчика 2. Коммутато" ры 4 и 5 по-прежнему передают на выходе 15 и 16 информацию с выходов соответственно счетчика 1 и коммутатора 6, По импульсам загрузки переключается счетчик. 1, а по сигналам его переноса - счетчик 2 (фиг.2д).

По состоянию счетчиков 1 и 2 через выходь1 15 и 16 присваиваются адреса загружаемой в память информации» Эти же адреса через выходы 11 и 12 пос" тупают к процессору для сведения, Такое размещение информации, нациная с младших разрядов адресов

35657 6 столбцов и при изменении адресов строк только после полного перебора адресов столбцов, обеспечивает мини",. .мально необходимый с точки зрения ее

5 регенерации объем задействованной йпамяти, При установке в процессе регенерации счетчика 3 в нулевое состояние

10 он вырабатывает сигнал заема переноса (фиг.2г). По нему в счетчике 3 устанавливается код адреса строки границы задействованной зоны, сформированный счетчиком 2, После этого сигнал заема сбрасывается и счетчик

3 осуществляет перебор адресов pere" нерации от адресов границы до нулевого адреса.

В режиме обмена процессора с заО груженной зоной памяти сигналы за" грузки не поступают, В промежутке между импульсами регенерации на вход 9 поступают импульсы обмена (фиг.2е). По ним коммутаторы 4 и 5.

25 подключают к выходам 15 и 16 входы

13 и 14 соответственно.. В этом случае адреса обращения к памяти задаются .процессором: по входу 13 - адреса строк> по входу 4 - адреса столбцов, Таким образом, устройство в промежутках между формированием адресов регенерации присваивает адреса за". гружаемой в память информации. В процессе регенерации перебирается минимально необходимое количество адре35 сов строк, В устройстве-прототипе для процесса регенерации необходимо отводить определенный промежуток времени, в течение которого загрузка памяти, а равно последующие внешние обращения к ней блокируются. Это требует специальной организации обращения про" . цессора к памяти, чем область применения прототипа ограничивается. В предлагаемом устройстве обеспечивается возможность адресации памяти вне зависимости от того, закончен или нет процесс регенерации. Это поз" воляет упростить процедуру обмена процессора с памятью и, как следствие, примерно вдвое ловысить ско" рость обмена.

Формула и з о б р е т е н и я

Устройство для распределения. и регенерации динамической памяти, содержащее три счетчика и два коммута" тора, причем. синхровход первого счет7 >73585 чика является входом разрешения записи устройства, вход сброса соединен( с входом сброса второго счетчика и управляющим входом третьего счетчика и является входом начальной уста-, новки устройства, информационный выход подключен к первому информационному входу первого коммутатора и является выходом адреса столбца устройства, а выход переноса соединен с синхровходом второго счетчика, выход которого соедйнен с информационным входом третьего счетчика и является выходом адреса строки устройства, синхровход третьего счетчика является входом импульсов регенерации устройctsa первый и второй информационные входы второго и первого коммутаторов являются вторым и первым адресными входами устройства соответственно, управляющий вход первого коммутато7 8 ра является входом разрешения считывания устройства „ выходы первого и второго коммутаторов являются первым и вторым адресными выходами устройст-. ва соответственно, о т л и ч а ю " щ е е с я тем, что, с целью расширения функциональных возможностей, в него введен третий коммутатор, управляющий вход которого соединен с синхровходом первого счетчика, первый и вторОй информационные входы соединены с информационными выходами второго и третьего счетчиков соответственно, а выход. подключен к второму информационному входу второго коммутатора, управляющий вход которого со. единен с управляющим входом первого коммутатора, а выход переноса треть" его счетчика подключен к входу его установки.

1735857

Фиг. 2, Редактор О,йрковецкая

Заказ 1Р17 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при 1КНТ СССР

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

6 г

Составитель И,Боженко

Техред А,Кравчук Корректор А.Обручар