Устройство для измерения средней частоты серии импульсов

 

Использование: изобретение может быть использовано для измерения средней частоты серии импульсов. Сущность изобретения: устройство содержит пороговый элемент 1, блоки 2, 15 дифференцирования, счетчики 3, 12 импульсов, генератор 4 импульсов , временные селекторы 5, 11, делители 6, 10 частоты, интегратор 7, инвертор 13, элементы И 8, 14, 20, реверсивный счетчик 9, триггер 16, регистрирующий блок 17, элементы ИЛИ 18, 19, пересчетный блок 21. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4779861/21 (22) 08.01.90 (46) 30.05.92. Бюл. N 20 (71) Воронежский научно-исследовательский институт связи (72) Э.Н. Сошников, В,Н. Николаенко, В.А.

Работкин и В.И. Толчеев (53) 621.3(088.8) (56) Авторское свидетел ьство СССР

¹ 443327, кл, G 01 R 23/00, 1973, (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ

СРЕДНЕЙ ЧАСТОТЫ СЕРИИ ИМПУЛЬСОВ

Изобретение относится к .импульсной технике и может быть использовано для ц фровоiо 3vepeHMH сред ей acToT)i ceрии импульсов.

Цель изобретения — расширение функциональных возможностей устройства за счет измерения средней частоты импульсов с произвольным количеством их в серии.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — эпюры напряжений, поясняющие его работу, Устройство для измерения средней частоты серии импульсов содержит пороговый элемент 1, первый блок 2 дифференцирования, первый счетчик 3 импульсов, генератор

4 прямоугольных импульсов, первый временной селектор 5, первый делитель 6 частоты, интегратор 7, первый элемент И 8, реверсивный счетчик 9, второй делитель 10 частоты, второй временной селектор 11, второй счетчик 12 импульсов, инвертор 13, второй элемент И 14, второй блок 15 дифференцирования, управляющий триггер 16, регистрирующий блок 17, первый и второй

„„ „„1737356 А1 (57) Использование: изобретение может быть использовано для измерения средней частоты серии импульсов. Сущность изобретения: устройство содержит пороговый элемент 1, блоки 2, 15 дифференцирования, счетчики 3, 12 импульсов, генератор 4 импульсов, временные селекторы 5, 11, делители 6, 10 частоты, интегратор 7, инвертор

13, элементы И 8, 14, 20, реверсивный счетчик 9, триггер 16, регистрирующий блок 17, элементы ИЛИ 18, 19, пересчетный блок 21, 2 ил. элементы ИЛИ. 18, 19, третий элемент И 20, пересчетный блок 21. При этом последовательно соединены генератор 4 прямоугольных импульсов, временной селектор 5, управляющий вход которого подключен к инверсному выходу управляющего триггера

16, и делитель 6 частоты, информационный вход которого подключен к выходу счетчика

12 импульсов, последовательно соединены делитель 10 частоты, счетный вход которого йодключен к второму выходу генератора 4 прямоугольных импульсов, и временной селектор 11, управляющий вход которого соединен с прямым выходом управляющего триггера 16, а выход подключен к счетному входу счетчика 12 импульсов и делителя 6 частоты, выход подключен к входу ввода информации делителя 6 частоты, последовательно соединены интегратор 7, вход которого является входом устройства, пороговый элемент 1, блок 2 дифференцирования, счетчик 3 импульсов, элемент И 8, второй вход которого подключен к выходу интегратора 7, а выход также подключен к

1737356 суммирующему входу пересчетного блока

21, и реверсивный счетчик 9, информационные разрядные выходы которого соединены с соответствующими информационными разрядными входами делителя 10 частоты, последовательно соединены инвертор 13, вход которого подключен к выходу блока 2 дифференцирования, и элемент И 14, второй вход которого соединен с первым выходом счетчика 3 импульсов, а выход подключен к вычитающему входу реверсивного счетчика 9, последовательно соединены элемент ИЛИ 18, первый вход которого является установочным входом устройства, а выход подключен к объединенным установочным входам делителей 6 и 10 частоты, счетчиков 12 и 3 импульсов, реверсивного счетчика 9 и пересчетного блока 21, и элемент

ИЛИ 19, второй вход которого соединен с объединенными выходом пересчетного блока

21 и входом ввода информации делителя 6 частоты, а выход подключен к R-входу управляющего триггера 16 и входу ввода информации делителя 10 частоты, первый и второй входы элемента И 20 подключены соответственно к второму выходу счетчика

3 импульсов и входу интегратора 7, а выход соединен с вычитающим входом пересчетного блока 21, управляющий и информационный входы регистрирующего блока 17 соединены соответственно с выходами пересчетного блока 21 и делителя 6 частоты, а управляющий выход подключен к второму входу элемента ИЛИ 18, регистрирующий блок 17 содержит частотомер 22 и цифропечатающее устройство 23.

Устройство работает следующим образом.

В начальный момент времени счетчики

12 и 3 импульсов, делители 6 и 10 частоты, реверсивный счетчик 9, пересчетный блок

21 через элемент ИЛИ 18, а управляющий триггер 16 через элементы ИЛИ 18 и 19 устанавливаются в начальное состояние. На прямом и инверсном выходах управляющего триггера 16 формируются соответственно напряжения "0" и "1", которые поступают на управляющие входы временных селекторов 5 и 11. При этом временной селектор 11 закрывается, а временной селектор 5 открывается и через него на вход делителя 6 частоты поступает сигнал с частотой Е с выхода генератора 4 импульсов, На вторые входы элементов И 8 и 20 и вход интегратора 7 поступает серия хаотических импульсов U> (фиг, 2а), На выходе интегратора 7 образуется пульсирующее положительное напряжение Uz (фиг. 2б), которое подается на вход порогового элемента 1, На выходе порогового элемента 1

55 вырабатывается напряжение 0з логической

"1" (фиг. 2в), которое поступает на вход блока 2 дифференцирования. Продифференцированный блоком 2 дифференцирования фронт напряжения Ua в видеположительного остроконечного импульса (34 (фиг. 2г) подается на счетный вход счетчика 3 импульсов и вызывает формирование на его первом разрядном выходе напряжение Ug (фиг. 2д) логической "1". С первого выхода счетчика 3 импульсов напряжение IJ4 поступает на первый и второй входы элементов И

8 и 14, На выходе элемента И 8. на второй вход которого поступают импульсы U> (фиг.

2а), также вырабатывается серия импульсов

U6 (фиг. 2е), которая, поступая на суммирующие входы реверсивного счетчика 9 и пересчетного блока 21, ими подсчитывается. В момент окончания серии импульсов Uo на разрядных выходах реверсивного счетчика

9 и пересчетного блока 21 в двоичном коде формируется числовое значение количества импульсов в серии, Ввиду окончания поступления на вход интегратора 7 серии импульсов напряжение Uz на его выходе падает до нуля, переводя пороговый элемент 1 в состояние "0" (фиг. 2д). Срез напряжения 0з дифференцируется блоком 2 дифференцирования и в виде отрицательного остроконечного импульса 04 (фиг. 2г) поступает на инвертор 13, На выходе инвертора 13 вырабатывается положительный остроконечный импульс Цт (фиг. 2ж), который подается на первый вход элемента

И 14, на второй вход которого поступает с первого выхода счетчика 3 импульсов положительное напряжение Ll5 (фиг. 2д). В результате поступления на первый и второй входы элемента И 14 положительных напряжений Us и Ит на выходе элемента И 14 также формируется остроконечный положительный импульс Ов (фиг. 2з), который подается на вычитающий ход реверсивного счетчика, Реверсивный счетчик 9 срабатывает, и на его разрядных выходах числовое значение уменьшается до N-1, которое поступает на информационные разрядные входы делителя 10 частоты, В результате поступления на вход интегратора 7 второй серии импульсов И (фиг, 2а) на его выходе образуется пульсирующее напряжение lj2 (фиг, 26), которое вновь переводит пороговый элемент 1 в положение

"1" (фиг, 2в). Фронт напряжения Цз блоком

2 дифференцирования дифференцируется и в виде второго положительного остроконечного импульса U4 (фиг. 2г) подается на счетный вход счетчика 3 импульсов. Счетчик 3 срабатывает, и на его втором разрядном выходе образуется положительное напря1737356

30

50

55 жение Ug (фиг. 2и), которое поступает на вход блока 15 дифференцирования и первый. вход элемента И 20, Фронт напряжения

Ug блоком 15 дифференцирования дифференцируется и в виде остроконечного импульса 01о (фиг. 2к) подается íà S-вход управляющего триггера 16. На прямом выходе управляющего триггера 16 вырабатывается напряжение "1", которое открывает временной селектор 11, а на его инверсном выходе образуется напряжение "0", закрывающее временной селектор 5.

Одновременно в результате поступления на первый и второй входы элемента И

20 положительных напряжений 0з и 01(фиг.

2в, а) на его выходе вырабатывается последовательность импульсов 0е (фиг, 2е), которая подается на вычитающий вход пересчетного блока 21, Временной селектор 11 будет открыт с начала поступления первого импульса второй серии до тех пор, пока на вход пересчетного блока 21 не поступят все N импульсов второй серии. При поступлении на вход пересчетного блока 21 последнего (N-го) импульса второй серии на

его выходе формируется положительный импульс U>1(фиг. 2л), который поступает на управляющий вход частотомера 22 и вход ввода информации делителя 6 частоты. Одновременно сформированный на выходе пересчетного блока 21 положительный импульс U<< (фиг, 2л) через элемент ИЛИ 19 поступает на R-вход управляющего триггера 16 и переводит его в состояние "0". Временной селектор 11 закрывается, а временной селектор 5 открывается, Таким образом, временной селектор 11 находится в открытом состоянии в течение интервала времени Т1, равного длительности второй серии импульсов. Если за время Т> на устройство поступило N импульсов с N-1 периодом-между ними, то среднее значение периода следования импульсов в серии может быть определено с помощью выражения

Т = Т,/(N-1), откуда средняя частота импульсов в серии равна

Fcp = 1/Тср = (N — 1)/Т).

Через открытый в течение времени Т1 временной селектор 11 на счетчик 12 импульсов поступают импульсы с выхода делителя 10, частота которых равна Р = F1/(N—

-1), следовательно, число N> импульсов, насчитанное счетчиком импульсов 12, равно;

N> = Fz-Т = F1 T)/(N — 1).

Число импульсов N >, насчита нное счетчиком 12 импульсов, вводится в делитель 6, и к моменту перехода управляющего триггера 16 в нулевое состояние, к моменту открытия временного селектора 5 коэффициент деления делителя 6 становится равным N>.

С выхода генератора 4 импульсов через открытый временной селектор 5 на делитель 6 поступают импульсы с частотой Е1, в результате чего частота импульсов на выходе делителя 6 равна:

Fcp = F)/М1= F>(N 1)/F T =(N 1)T>, что соответствует средней частоте импульсов в серии.

Сформированная импульсная последовательность с выхода делителя 6 частоты поступает на информационный вход цифрового частотомера 22, который измеряет частоту Fcp и ее значение в цифровом коде выдает на цифровой регивтратор 23. Одновременно с управляющего выхода частотомера 22 управляющий сигнал в виде положительного импульса поступает на управляющий вход цифропечатающего устройства 23 и второй вход элемента ИЛИ 18.

Цифропечатающее устройство 23 регистрирует численное значение частоты Fcp, счетчики 3 и 12 импульсов, делители 6 и 10 частоты, реверсивный счетчик 9, пересчетный блок 21 и управляющий триггер 16 возвращаются в исходное состояние.

В случае поступления на вход устройства последующих серий импульсов процесс измерения повторяется.

Таким образом, предложенное техническое решение, по сравнению с прототипом, позволяет измерять среднюю частоту следования импульсов с произвольным количеством их в серии, что расширяет его. функциональные возможности.

Формула изобретения

Устройство для измерения средней частоты серии импульсов, содержащее последовательно соединенные генератор импульсов, первый временный селектор и первый делитель частоты, информационный вход которого подключен к выходу первого счетчика импульсов, управляющий вход первого временного селектора подключен к инверсному входу управляющего триггера, второй делитель частоты, выход которого подключен к входу второго временного селектора, а счетный вход подключен к второму выходу генератора импульсов, управляющий вход второго временного селектора соединен с прямым выходом управляющего триггера, а выход второго временного селектора подключен к счетному входу первого счетчика импульсов, пересчетный блок, установочный вход которого соединен с установочными входами первого счетчика импульсов и первого делителя частаты, выход пересчетного блока подключен к входу ввода информации первого делите1737356

55 ля частоты, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет измерения средней частоты импульсов с произвольным количеством их в серии, введены последовательно соединенные интегратор, пороговый элемент, первый блокдифференцирования, второй счетчик импульсов, первый элемент И, и реверсивный счетчик, последовательно соединенные инвертор и второй элемент И, последовательно соединенные первый элемент ИЛИ и второй элемент ИЛИ, второй блок дифференцирования, третий элемент И и регистрирующий блок, управляющий и информационный входы которого соединены соответственно с выходами пересчетного блока и первого делителя частоты, а управляющий выход подключен к второму входу первого элемента

ИЛИ, причем второй вход первого элемента

И подключен к входу интегратора, а выход подключен к суммирующему входу пересчетного блока, информационные выходы реверсивного счетчика соединены с информационными входами второго делителя частоты, вход инвертора подключен к выходу первого блока дифференцирования, второй вход второго элемента И соединен с первым выходом второго счетчика импульсов, а выход подключен к вычитающему входу ревер5 сивного счетчика, первый вход первого элемента ИЛИ подключен к входу установки устройства, а выход первого элемента ИЛИ подключен к установочным входам первого и второго делителей частоты, первого и вто10 рого счетчиков импульсов, реверсивного счетчика и пересчетного блока, второй вход второго элемента ИЛИ соединен с выходом пересчетного блока, а выход подключен к

R-входу управляющего триггера, вход вто15 рого блока дифференцирования соединен с вторым выходом второго счетчика импульсов,а выход подключен к S-входу управляющего триггера и входу ввода информации второго делителя частоты, первый и второй

20 входы третьего элемента И подключены соответственно к второму выходу второго счетчика импульсов и к входу интегратора, а выход соединен с вычитающим входом пересчетного блока, вход интегратора являет25 ся входом устройства.

1737356

50

Составитель Р.Матвеева

Техред М.Моргентал Корректор О.Кундрик

Редактор М.Циткина

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1888 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4!5