Измерительный преобразователь интегральных характеристик сигналов

 

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования электрического сигнала в постоянное напряжение , пропорциональное его квазипиковому , среднеквадритическому значению, а также коэффициенту формы. Измерительный преобразователь содержит пять переключателей 1, 2, 3, 4, 5, квадратор 6, дифференциальный интегратор 7, блоки 8, 15 выборки-хранения, источник 9 опорного напряжения, формирователь 10 модуля, тактовый генератор 11, формирователи 12, 18 импульсов, блок 13 умножения, пересчетный блок 14 и аналоговый делитель 16 напряжения . 1 з.п. ф-лы, 2 ил. сл С

(l 9) (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕ СКИХ

РЕСПУБЛИК (51)5 6 01 R 27/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1у)

С ход 2 /гк ход 7

Ку

Вхо

ыхо83 и

Вх

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4823966/21 (22) 07.05.90 (46) 07.06.92. Бюл, М 21 (71 Институт радиофизики и электроники

АН АрмССР (72) Г.С.Исааков (53) 621.317.75(088.8) (56) Волгин Л.И. Измерительные преобразователи переменного напряжения в постоянное, — М.: Советское радио, 1977, с.5 — 6.

Рудницкий Б.П, и др. Измерители нестабильности напряжений. — М„Советское радио, 1975, с.130.

Авторское свидетельство СССР

М 1626204, кл. G 01 F 27/28, 1989. (54) ИЗМЕРИТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ИНТЕГРАЛЬНЫХ ХАРАКТЕРИСТИК

СИГНАЛОВ (57) Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования электрического сигнала в постоянное напряжение, пропорциональное его квазипиковому, среднеквадритическому значению, а также коэффициенту формы. Измерительный преобразователь содержит пять переключателей 1, 2, 3, 4, 5, квадратор 6, дифференциальный интегратор 7, блоки 8, 15 выборки-хранения, источник 9 опорного напряжения, формирователь 10 модуля, тактовый генератор 11, формирователи 12, 18 импульсов, блок 13 умножения, пересчетный блок 14 и аналоговый делитель 16 напряжения. 1 з.п. ф-лы, 2 ил.

1739316

30

45

55

Изобретение относится к информационно-измерительной технике и предназначено для измерения квазипиковых, среднеквадратических значений сигналов, а также коэффициентов формы (форм-фактора).

Известна схема измерителя коэффициента формы, содержащая два измерительных преобразователя, один из которых преобразует измеряемое переменное напряжение в постоянное, пропорциональное средневыпрямленному значению измеряемого, другой — в постоянное, пропорциональное среднеквадратическому значению измеряемого. Напряжения с выходов преобразователей поступают на катушки логометра, шкала которого проградуирована в единицах коэффициента формы.

Точность преобразования в данном устройстве, построенном по разомкнутой схеме с одновременным преобразованием сигнала в двух независимых каналах, ограничена погрешностями входящих в него элементов. Помимо низкой точности, устройство не обеспечивает работу в автоматическом режиме.

Известна схема измерительного преобразователя интегральных характеристик формы сигналов, содержащая четыре переключателя, пиковый детектор, блок умножения, квадратор, дифференциальный интегратор, блок выборки и хранения, формирователь импульсов, источник опорного напряжения, формирователь модуля, тактовый генератор, причем второй неподвижный контакт первого переключателя соединен с первым входом преобразователя, переключающий контакт первого переключателя соединен с входом пикового детектора, выход которого соединен с первым входом блока умножения, выход последнего соединен с входом квадратора и первым неподвижным контактом четвертого переключателя, второй неподвижный контакт которого соединен с выходом квадратора, переключающий контакт четвертого переключателя соединен с переключающим контактом второго переключателя, два неподвижных контакта которого соединены с двумя соответствующими входами дифференциального интегратора, выход которого соединен с входом блока выборки и хранения, выход последнего является выходом преобразователя и соединен с первым неподвижным контактом первого переключателя, первый неподвижный контакт третьего переключателя соединен с вторым входом преобразователя, второй неподвижный контакт — с выходом источника опорного напряжения, а переключающий контакт— с входом формирователя модуля, выход которого соединен с вторым входом блока умножения, управляющие входы первого, второго и третьего переключателей и вход формирователя импульсов соединены с выходом тактового генератора, а выход формирователя импульсов соединен с управляющим входом блока выборки и хранения.

Указанный преобразователь позволяет в каждом из двух режимов автоматически осуществлять преобразование входных сигналов в напряжение, пропорциональное соответственно коэффициентам амплитуды и усреднения, Переход с режима на режим осуществляется вручную, При этом систематические погрешности входящих в преобразователь блоков корректируются и не оказывают практического влияния на результат преобразования.

Однако данное устройство не обеспечивает возможности измерения квазипиковых и среднеквадратических значений сигналов, а также коэффициентов формы (формфактора), кроме того, оно не позволяет осуществлять автоматическую смену режимов работы.

Целью изобретения является расширение функциональных возможностей.

Указанная цель достигается введением пяти новых элементов и организацией ряда новых связей. В устройство, содержащее четыре переключателя, блок умножения, квадратор, дифференциальный интегратор, первый блок выборки и хранения, источник опорного напряжения, формирователь модуля, тактовый генератор и первый формирователь импульсов, где второй неподвижный контакт первого переключателя соединен с первым входом преобразователя, выход блока умножения соединен с входом квадратора, переключающий контакт четвертого переключателя соединен с переключающим контактом второго, неподвижные контакты последнего соединены с двумя входами интегратора, выход которого соединен с входом первого блока выборки и хранени, выход которого соединен с первым неподвижным контактом первого переключателя, первый неподвижный контакт третьего переключателя соединен с вторым входом преобразователя, второй неподвижный контакт третьего переключателя соединен с выходом источника опорного напряжения, переключающий контакт третьего переключателя соединен с входом формирователя модуля, выход последнего соединен с вторым входом блока умножения, управляющие входы первого и второго

1739316

50

55 переключателей и вход первого формирователя импульсов соединены с выходом тактового генератора, а выход первого формирователя импульсов соединен с управляющим входом первого блока выборки и хранения, введены пятый переключатель, второй формирователь импульсов, второй блок выборки и хранения, аналоговый делитель напряжений и пересчетный блок, причем вход пересчетного блока соединен с выходом тактового генератора, а выход — с управляющими входами третьего, четвертого и пятого переключателей и входом второго формирователя импульсов, выход последнего соединен с управляющим входом второго блока выборки и хранения, вход которого соединен с выходом первого блока выборки и хранения, а также с неподвижным контактом пятого переключателя и первым входом аналогового делителя напряжений, выход второго блока выборки и хранения соединен с третьим выходом преобразователя и вторым входом аналогового делителя напряжений, выход которого соединен с первым выходом преобразователя, переключающий контакт пятого переключателя соединен с вторым выходом преобразователя, переключающий контакт первого переключателя соединен с первым входом блока умножения, выход которого соединен с первым неподвижным контактом четвертого переключателя, второй неподвижный контакт которого соединен с выходом квадратора.

На фиг.1 приведена структурная схема предлагаемого преобразователя; на фиг.2— структурная схема пересчетного блока.

Преобразователь содержит переключатели 1-5, квадратор 6, дифференциальный интегратор 7, блок 8 и 15 выборки и хранения, источник 9 опорного напряжения, формирователь 1 модуля, тактовый генератор

11, формирователи 12 и 18 импульсов, блок

13 умножения, пересчетный блок 14 и аналоговый делитель 16 напряжений.

Переключатель 1 осуществляет поочередную коммутацию на первый вход блока

13 умножения сигнала обратной связи с выхода первого блока 8 выборки и хранения и входного сигнала с первого входа преобразователя. Переключатель 3 осуществляет поочередное подключение к входу формирователя 1 модуля входного сигнала с второго входа преобразователя и выхода источника 9 опорного напряжения. Сигнал с выхода формирователя 10 поступает на второй вход блока 13 умножения, выход которого соединен с входом квадратора 6 и первым неподвижным контактом переключателя 4; второй неподвижный контакт кото.5

40 рого соединен с выходом квадратора 6, Переключающий контакт переключателя 4 соединен с переключающим контактом переключателя 2, неподвижные контакты которого соединены с соответствующими входами дифференциального интегратора

7, выход последнего соединен с входом первого блока 8 выборки и хранения, выход которого соединен с входом второго блока

15 выборки и хранения, неподвижным контактом переключателя 5 и первым входом аналогового делителя 16 напряжений, второй вход которого соединен с выходом второго блока 15 выборки и хранения и третьим выходом преобразователя. Выход аналогового делителя 16 напряжений соединен с первым выходом преобразователя, а переключающий контакт переключателя 5 — с вторым выходом преобразователя. Управляющие входы переключателей 1 и 2 и входы пересчетного блока 14 и первого формирователя 12 импульсов соединены с выходом тактового генератора 11, Выход первого формирователя 12 импульсов соединен с управляющим входом первого блока 8 выборки и хранения, а выход пересчетного блока 14 — с управляющими входами переключателей

3 — 5 и входом второго формирователя 18 импульсов, выход которого соединен с управляющим входом второго блока 15 выборки и хранения.

Пересчетный блок содержит счетчик 19 по произвольному основанию, например, с загочзкой кода дополнения, триггер 20 пересчета, двухвходовой элемент И-НЕ 21 и инвертор 17, причем входы предварительной установки счетчика могут быть загружены как с пульта ручного ввода, так и от микропроцессора, счетный вход счетчика 19 и вход инвертора 17 соединены с выходом тактового генератора 11, а выход переноса счетчика — со счетным входом триггера 20 пересчета, инверсный выход которого сое- динен с одним из входов элемента И-НЕ 21, на другой вход которого поступают импульсы с выхода инвертора 17, выход элемента

И-НЕ является выходом пересчетного блока.

Для удобства изложения порядка работы преобразователя условимся называть положение переключателей, при котором переключающий контакт замкнут с первым неподвижным контактом, верхним или исходным положением, а когда со вторым неподвижным контактом — нижним положением.

При измерении интегральных характеристик одного сигнала он поступает на оба входа и рео6разователя. Далее и рео бразователь работает следующим образом.

1739316

20

Перед началом работы по тракту параллельной загрузки пересчетный блок 14 загружается кодом дополнения требуемого числа тактов, который в процессе работы перезаписывается автоматически.

Режим измерения квазипиковых значений.

В первом такте переключатели 1 — 4 переводятся в нижнее положение. При этом переключатель 1 подключает на первый вход блока 13 умножения напряжение входного сигнала U(t), переключатель 3 подключает выход источника 9 опорного напряжения Мол к входу формирователя 10 модуля и далее на второй вход блока 13 умножения, На выходе последнего появляется напряжение

UMy) = u(t)Uon (1) которое поступает на вход квадратора 6, На выходе последнего образуется напряжение

UKB> = (U(t)Uon) (2)

Это напряжение через переключатели 4 и 2 поступает на один из входов дифференциального интегратора 7 (предположим, на вход "+"). Производится интегрирование поступившего напряжения в течение длительности импульса тактового генератора 11, и напряжение на выходе интегратора 7 становится равным

1 т г

Ии1 = —,/ (u(t) Ооп) dt (3) о где г — постоянная времени дифференциального интегратора 7;

Т вЂ” длительность импульсов тактового генератора 11.

По спаду тактового импульса схемы формирователей 12 и 18 импульсов выдают короткие импульсы на управляющие входы блоков 8 и 15 выборки и хранения и производится запись напряжения с выхода дифференциального интегратора 7.

Во втором такте (в паузе между импульсами тактового генератора) переключатели

1 — 4 находятся в исходном положении (верхнем). Переключатель 1 подключает на первый вход блока 13 умножения напряжение с выхода блока 8 выборки и хранения; переключательь 3 подключает к входу формирователя 10 модуля напряжение, поступающее на второй вход преобразователя (в рассматриваемом случае U(t), На выходе блока 13 умножения появляется напряжение ((му! = ((и! ((((!) (> (4) которое через переключатели 4 и 2 поступает на второй вход, интегратора 7 (вход "-").

Производится интегрирование поступившего напряжения в течение времени Т, в результате чего выходное напряжение дифференциального интегратора 7 в конце второго такта оказывается равным

1 т

Оиг = у,) ((U(t) 0оп) Ug)J U(t)(), dt, (5) В третьем такте повторяются действия, осуществляемые в первом такте. В результате на выходе дифференциального интегратора 7появляется напряжение

2 т 1 т

ыи! = у f (U(t) акоп) dt y J ((и!/0(!(!!!, о о (6)

Далее описанная процедура может быть продолжена неограниченное количество раз, При этом и-е выходное напряжение дифференциального интегратора 7 определяется из выражения

1т 1ò — 3 (U(t) Uon)2dt= — 3 Оиы1U(t) dt, о (7) Учитывая, что в каждом цикле интегрирования величины Uon u Био постоянны, получим — f U (t)dt

1Т 2

2 т

0ип = Uon . (8) —" f }О()1

Из (8) следует, что Оип является оценкой квазипикового значения сигнала, При этом, также как и в известном устройстве, систематические погрешности используемых блоков корректируются, а точность ограничивается практически лишь точностью источника 9 опорного напряжения. . Квазипиковые значения сигналов поступают на выход 3 преобразователя и одновременно на второй вход аналогового делителя

16 напряжений.

Режим измерения среднеквадратических значений.

После выполнения заданного количества тактов пересчетный блок 14 блокирует прохождение импульсов тактового генератора 11 и формирует на своем выходе сигнал высокого уровня. При этом переключатели

3 — 5 переводятся в нижнее положение и остаются в нем до окончания текущего цикла измерений (количество тактов в этом цикле такое же, как и в предыдущем).

1739316

0ип =

20 (19) Оип = — f 01

iT для третьего режима (20) (16) В первом такте переключатели 1 и 2 переводятся в нижнее положение. По аналогии с предыдущим режимом напряжение на выходе блока 13 умножения равно

0му1 = 0(t)Uon ° (9)

Это напряжение поступает на вход квадратора 6, на выходе которого образуется напряжение

0кв1 = (0(t) 0оп) (10)

Далее через переключатели 4 и 2 оно поступает на один из входов дифференциального интегратора 7 (предположим, на вход "+").

Производится интегрирование поступивше- 15 го напряжения в течение длительности импульса тактового генератора 11, и напряжение на выходе интегратора 7 становится равным

0и1 = —,/ (0(t)Uon)2 бС (11)

Напряжение (11) по сигналу формирователя

12 импульсов переписывается в блок 8 выборки и хранения, Во втором такте переключатели 1 и 2 возвращаются в исходное состояние и на выходе блока 13 умножения появляется напряжение

0му2 = 0и1 Uon, (12) которое поступает на вход квадратора 6. На вых оде последнего появляется напряжение

0кв2 = (0и1 Uon), (13) которое через переключатели 4 и 2 поступает на второй вход(вход "-") дифференциального интегратора 7. В конце второго такта (по истечении времени Т) выходное напряжение дифференциального интегратора 7 оказывается равным

Т а

0и2 = —. °, ((0(т)0оп) (0и1 0оп)) dt, (14)

В третьем такте повторяются действия, 45 осуществляемые в первом такте. В результате на выходе дифференциального интегратора 7 появляется напряжение

2 50

0иЗ = у, (U(t) Uonj dt у 3 о о (0и10оп) dt, (15)

Выходное напряжение интегратора 7 после и тактов определяется из выражения, 1Т 1 т — (0(т)0оп) dt = у ) (0ип0оп) dt о

Из (16) с учетом сделанных для предыдущего режима замечаний получим т {17) о

Как следует из (17) 0ип является оценкой среднеквадратического значения сигнала

U(t), при этом наряду с систематическими погрешностями используемых блоков устраняется влияние источника 9 опорного напряжения на точность преобразования, Среднеквадратические значения сигналов

U(t) через переключатель 5 поступают на второй выход преобразователя и одновременно на первый вход аналогового делителя

16 напряжений, Режим измерения коэффициентов формы (форм-фактора).

Выполнение режима измерения коэффициента формы, определяемого из выраже ния где 0кп — квазипиковое значение сигнала

U(t);

0ск — среднеквадратическое значение сигнала U(t), начинается одновременно с выполнением режима измерения среднеквадратического значения сигнала 0(t). К этому времени на одном из входов аналогового делителя 16 напряжений имеется значение делимого

0кп. По мере выполнения итерационной процедуры формирования значения делителя 0«, поступающего на второй вход аналогового делителя 16 напряжений, результат деления все больше приближается к искомому значению Кф. После и тактов измерения 0«выходной сигнал 0дп аналогового делителя 16 напряжений является оценкой коэффициента формы Кф сигнала 0(t). Кроме отмеченных интегральных характеристик (0кп, 0 к,Кф), предлагаемый преобразователь позволяет измерять функционалы более общего вида. Так, при подаче на первый вход сигнала 01(т), а на второй вход сигнала

Uz(t) на основании (8), (17), (18) получим: для первого режима

1 т — f Ur(t)dt

0ип = Uon

1 т

Т для второго режима

1739316

5

35

55

Uäï = Uоп (21) — f 1Uz(t) I d t

Известно, что при производстве интегральных микросхем необходим контроль токовых шумов резисторов как полупроводниковых, так и изготовленных по тонкопленочной технологии. Для характеристики шумов резисторов используют понятие коэффициента шума Кш. Согласно

ГОСТ коэффициент шума резисторов К измеряется как отношение среднеквадратического значения напряжения токового шума

Ucgm к постоянному напряжению U-, приложенному к резистору.

В настоящее время не имеется устройств, позволяющих в автоматическом режиме измерять значения К>. В связи с этим представляет практический интерес использование предлагаемого преобразователя в задаче измерения К . Так, при подключении к первому входу напряжения токового шума Uш испытуемого резистора, а к второму входу — постоянного напряжения U-, подаваемого на него, на основании (8), (17) и (18) в третьем режиме получим искомую оценку

Ода = Uon (22)

Очевидно, что во всех рассмотренных режимах использование итерационной коррекции систематических погрешностей блоков обеспечивает предлагаемому преобразователю высокую точность преобразования. Функциональные возможности предлагаемого преобразователя существенно расширены (получено три новых режима работы) введением переключателя 5, пересчетного блока 14, второго блока 15 выборки и хранения, второго формирователя 18 импульсов и аналогового делителя 16 напряжения. Для измерения периодических сигналов в диапазоне частот в схеме тактового генератора 11 предусмотрена возможность изменения длительности и периода следования импульсов.

Формула изобретения

1. Измерительный преобразователь интегральных характеристик сигналов, содержащий четыре переключателя, блок умножения, квадратор, дифференциальный интегратор, первый блок выборки и хранения, источник опорного напряжения, формирователь модуля, тактовый генератор и первый формирователь импульсов, при этом второй неподвижный контакт первого переключателя соединен с первым входом преобразователя, выход блока умножения соединен с входом квадратора, переключающий контакт четвертого переключателя соединен с переключающим контактом второго, неподвижные контакты последнего соединены с двумя входами интегратора, выход которого соединен с входом первого блока выборки и хранения, выход которого соединен с первым неподвижным контактом первого переключателя, первый неподвижный контакт третьего переключателя соединен с вторым входом преобразователя, второй неподвижный контакт третьего переключателя соединен с выходом источника опорного напряжения, переключающий контакт третьего переключателя соединен с входом формирователя модуля, выход которого соединен с вторым входом блока умножения, управляющие входы первого и второго переключателей и вход первого формирователя импульсов соединены с выходом тактового генератора, а выход первого формирователя импульсов соединен с управляющим входом первого блока выборки и хранения, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены пятый переключатель, второй формирователь импульсов, второй блок выборки и хранения, делитель напряжений и пересчетный блок, причем вход последнего соединен с выходом тактового генератора, а выход — с управляющими входами третьего, четвертого и пятого переключателей и входом второго формирователя импульсов, выход последнего соединен с управляющим входом второго блока выборки и хранения, вход которого соединен с выходом первого блока выборки и хранения, а также с неподвижным контактом пятого переключателя и первым входом делителя напряжений, выход второго блока выборки и хранения соединен с третьим выходом преобразователя и с вторым ходом делителя напряжений, выход которого соединен с первым выходом преобразователя, переключающий контакт пятого переключателя соединен с вторым выходом преобразователя, переключающий контакт первого переключателя соединен с первым входом блока умножения, выход которого соединен с первым неподвижным контактом четвертого переключателя, второй. неподвижный контакт которого соединен с выходом квадратора.

1739316

14

Составитель Г. Исааков

Техред М.Моргентал Корректор С Шевкун

Редактор И.Горная

Заказ 2001 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

2. Преобразователь по п.1, о т л и ч а юшийся тем, что пересчетный блок содержит счетчик по произвольному основанию, например, с загрузкой кода дополнения, триггер пересчета, двухвходовой элемент 5

И-НЕ и инвертор, счетный вход счетчика и вход инвертора соединены с выходом тактового генератора, а выход переноса счетчика — со счетным входом триггера пересчета, инверсный выход которого соединен с одним из входов элемента И-НЕ, на другой вход которого поступают импульсы с выхода инвертора, выход элемента И-НЕ является выходом пересчетного блока.