Многоканальное устройство для ввода аналоговой информации
Использование: вычислительная техника , системы сбора и обработки аналоговых данных. Цель изобретения повышение быстродействия . Устройство содержит управления 9, N мультиплексоров 1, N интеграторов 2, регистр 4, 1 счетчик 8, генератор импульсов 7, задатчик кодов 6, блок памяти 5, источник опорного напряжения 3 1-2-4-9-1-2-4-5, 6-8-9-8-5, 7-9-8-9-2- 4-7-4. 3-2, 6-8. 1 з.п. ф-лы, 5 ил
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ F= «««..:.":ф! . ..2 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 (61) 1495778 (21) 4869000/24 (22) 25,09.90 (46) 15,07,92. Бюл. N 26 (71) Научно-исследовательский институт автоматики (72) Е.В.Корзон (53) 681.327(088.8) (56) Авторское свидетельство СССР М 1495778, кл. G 06 F 3/05, 1987. « Ы 1748148 А2 (54) МНОГОКАНАЛЬНОЕУСТРОЙСТВОДЛЯ ВВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ - (57) Использование: вычислительная техника, системы сбора и обработки аналоговых данных. Цель изобретения — повышение быстродействия. Устройство содержит бЛбк управления 9, Н мультиплексоров 1, M интеграторов 2, регистр 4, 1 счетчик 8, генератор импульсов 7, задатчик кодов 6, блок памяти 5, источник опорного напряжения 3. . 1-2-4-9-1-2-4-5, б — 8-9-8-5, 7-9 -8-9-24 — 7 — 4. 3-2, 6-8. 1 з.п. ф-лы. 5 ил, 1748148 Изобретение относится к устройствам ввода аналого-цифровых данных, может быть использовано в вычислительной технике в системах сбора и обработки аналоговь х данных и является дополнительным к основному по эвт,ce. N. 1495778. Наиболее близким к изобретению является многоканальное устройство для ввода аналоговой информации, содержащее мультиплексоры, интеграторы, источник опорного напря>кения, регистр, блок памяти, задатчик кодов, генератор импульсов, счетчик, блок управления, Недостатком известного устройства является низкое быстродействие. Целью изобретения является повышение быстродействия устройства. за счет уменьшения времени цикла преобразования. Поставленная цель достигается тем, что в известном .устройстве выходы регистра соединены с группой входов блока управления. Поставленная цель достигается также тем, что блок управления содержит шесть триггеров, счетчик, задатчик кодов, элемент И-НЕ, три элемента И, элемент НЕ, элемент ИЛИ, синхровход первого триггера и вход элемента НЕ являются четвертым входом блока управления, первый вход. элемента И-НЕ является пятым входом блока управления, N входов элемента ИЛИ являются группой входов блока управления, (N+1)-й вход элемента ИЛИ соединен с прямым выходом шестого триггера; выход элемента ИЛИ соединен с первым входом третьего элемента И. входы сброса и установки четвертого триггера являются соответственно первым и вторым входами блока управления, выход четвертого триггера соединен с входом сброса третьего триггера, с входом установки шестого триггера и входом записи счетчика, информаш онные выходы которого являются группой выходов блока управления, выход переполнения счетчика соединен с синхровходом четвертого триггера, входы параллельной записи счетчика соединены с выходами задатчика кодов, : прямой выход первого триггера является четвертым выходом блока управления, инверсный выход первого триггера соединен с первым входом первого элемента И и входом сброса второго триггера„прямой выход которого соединен с вторым входом элемента И вЂ” НЕ, счетным входом счетчика, синхровходом пятого триггера и является шестым выходом блока управления, инверсный выход второго триггера соединен с информационным входом шестого триггера и с вторым входом первого элемента И, выход которого является пятым выходом блока управления, выход элемента НЕ соединен с синхровходом второго триггера, второй, вход второго элемента НЕ соединен с вхо5 дом сброса четвертого триггера, первый вход второго элемента И является шестым входом блока управления, выход второго элемента И соединен с входом сброса пятого триггера„выход которого является треть10 им выходом блока управления. выход элемента И вЂ” НЕ соединен с вторым входом третьего элемента И, выход которого соединен с информационным входом третьего триггера, входом установки пятого триггера 15 и является первым выходом блока управле-. ния, синхровход третьего триггера соединен с синхровходом шестого триггера и является третьим входом блока упрэвления, выход третьего триггера соединен с входом 20 установки первого триггера и является вторым выходом блока управления, Дополнительный (сверхсуммарный) эффект от использования предлагаемого технического решения заключается в 25 обеспечении повышения быстродействия . устройства. Это достигается тем, что в цикле "Списывание" счетчик ие считает до всех единиц, а окончание цикла определяется срабатыванием всех интеграторов и, как 30 следствие; перехода регистра в нулевое состояние. На фиг.1 представлена функциональная схема устройства; на фиг.2 - функциональ-. ная схема блока управления; на фиг.3 — вре35 менные диаграммы работы устройства; на фиг.4 — временные диаграммы работы устройства в режиме списывания в случае отказа в канале ввода, на фиг.5 — примерный вид функциональной схемы интегратора, 40 Устройство(фиг.1 и 2) содержит мульти- . плексоры 1,1...1.Й, интеграторы 2.1,...2.N, источник 3 опорного напряжения, регистр 4, блок памяти 5, задатчик кодов 6, генератор импульсов 7, счетчик 8, блок управления 9, 45 который содержит первый 10, второй 11, третий 12, четвертый 13, пятый 14 и шестой 15 триггеры. счетчик 16, задатчик кодов 17, элемент И-НЕ 18. первый 19, второй 20 и третий 21 элементы И; элемент НЕ 22, эле50 мент ИЛИ 23, группы 24,1,.„24.N — информационные входы устройства, вход 25 "Установка" блока управления.9, вход 26 "Пуск" блока управления 9, входы 27,1....27.N считывания устройства, вход 28 55 синхронизации устройства, выходную шину 29 данных устройства, выходйую шину 30, адреса устройства. выход 3 1 синхронизации устройства, управляющую шину 32 устройства, выход "Сброс" 33 шины 32 устройства, выход "Накопление" 34 шины 32 устройст5 1748148 15 30 входов счетчика 8 соединена с группой вы- . ходов задатчика кодов 6. счетный вход счет- 35 55 ва. выход "Списывание" 35 шины 32 устройства. Первые группы входов мультиплексоров 1.1,;1.N являются группами информационных входов устройства, вторые группы входов мультиплексоров 1.1,...1.N являются группами адресных входов устройства, выходы мультиплексоров 1.1...,1,N соединены с первыми информационными входами интеграторов 2.1,...2,N. вторые информационные входы которых соединены с выходом источника 3 опорного напряжения, первый, второй и третий управляющие входы интеграторов 2,1,,2М соединены с, выходами "Сброс" 33,,"Накопление" 34. "Списывание" 35 шины 32 соответственно, выходы интеграторов 2,1,...2М соединены с соответствующими входами группы информационных входов D1,...DN регистра 4, синхровход которого соединен с инверсным выходом генератора 7 импульсов, вход сброса регистра 4 соединен с выходом "Списывание" 35 шины 32, а группа информационных выходов регистра 4 соединена с первой группой входов синхронизации блока памяти 5 и группой входов блока управления 9, вторая группа входов блока памяти 5 соединена с группой выходов младших разрядов счетчика 8, а группа информационных выходов блока памяти 5 подключена к шине данных 29 устройства, группа информационных чика 8 соединен с прямым выходом генератора импульсов 7, соединенным также с С-входом третьего и шестого триггеров 12 и 15 соответственно, вход запрета счета счетчика 8 соединен с выходом третьего элемента И 21 блока управления 9, соединенным также с D-входом третьего триггера 12 и S-входом пятого триггера 14 блока управления 9, вход параллельной загрузки счетчика 8 соединен с выходом третьего триггера 12, соединенным также с S-входом первого триггера 10 блока управления 9, выход старшего разряда счетчика 8 соединен с входом элемента НЕ 22 и с С-входом первого триггера 10 блока управления 9, выход переноса счетчика 8 соединен с первым входом элемента И-НЕ 18, второй вход которого соединен с прямым выходом вто рого триггера 11, соединенным также с С-входом пятого триггера 14 и подключенным к выходу "Списывание" 35 шины 32, а выход элемента И вЂ” НЕ 18 соединен с вторым входом третьего элемента И 21, первый вход которого соединен с выходом многовходовога элемента ИЛИ 23, (N+1)-й вход которого соединен с прямым выходом шестого триггера 15, выход элемента НЕ 22 соединен с С-входом второго три гера 11, Rвход которого Соединен с инверсным выходом первого триггера 10, соединенным 5 также с одним иэ входов первого элемента И 19, инверсный выход второго триггера 11 соединен с другим входом первого элемента И 19 и D-входом шестого триггера 15, прямой выход первого триггера 10 является выходом "Сброс" 33 шины 32 устройства, первый вход второго элемента И 20 подключен к входу 28 синхронизации устройства, второй вход подключен к входу 25 установки устройства, а выход второго элемента И 20 соединен с R-входом пятого триггера 14, R-вход четвертого триггера 13 подключен к входу 25 установки устройства, С-вход соединен с выходом переноса счетчика 16, S0 вход подключен к входу 26 синхронизации устройства, а выход четвертого триггера 13 . соединен с входом загрузки счетчика 16, R-входом третьего триггера 12 и входом ше стого триггера 15, С-вход счетчика 16 соединен с прямым выходом второго триггера 11, D-вход — с группой выходов задатчика кодов 17, группа информационных выходов счетчика 16 подключена к шине 30 адреса устройства, выход первого элемента И 19 является выходом "Накопление" 34 шины 32 устройства, С-вход пятого триггера 14 соединен с прямым выходом второго триггера 11 и является выходом "Списывание" 35 шины 32 устройства, выход пятого триггера 14 является выходом синхронизации устройства. Устройство работает следующим образом. Вся совокупность входных аналоговых сигналов, подлежащих преобразованию в цифровую форму, разбивается на группы и поступает на информационные входы устройства 24.1,., 24.N. Мультиплексоры 1.1,...1.N, управляемые по шине 30 адреса от блока 9 управления, обеспечивают подключение каналов, соответствующих поступающему на них адресу, к информационным входам интеграторов 2,1,...2.N. Источник 3 опорного напряжения служит для формирования эталонного напряжения, необходимого для работы интеграторов 2,1,...,2,N, Для управления ингеграторами из блока 9 по шине 32 управления поступают три сигнала; "Сброс" (для обнуления интеграторов, управляет ключом К1 на фиг.5), "Накопление" эталонной длительности — интегрирование входного неизвестного сигналя U» (управляет ключом К2 на фиг.5) и "Списывание" {интегрирование эталонного напряжения Upq полярности противоположной полярности О,„, управляет ключом КЗ на фиг.5). От момента начала сигнала "Списы1748148 вание"и до момента, когда компаратор обнаружит переход напряжения с выхода интегратора через нО", производится подсчет импульсов эталонной частоты. Зафиксированное количество импульсов будет представлять собой цифровой эквивалент входного преобразуемого сигнала. Исходное устройство находится в состоянии ожидания, при этом триггер 13 находится в н0", обеспечивая тем самым нахождение в нОн триггера 12, нахождение в н1н триггера 15 и состояние загрузки счетчика 16 кодом начального адреса, поступающим с задатчика кодов 17. Низкий уровень с прямого выхода триггера 12 в свою очередь обеспечивает нахождение в "1н тригге- ра 10, а счетчика 8 — в режиме.загрузки кодом, поступающим с задатчика 6. Загрузка счетчика 8 осуществляется при единичном сИгнале с выхода элемента И 21 при наличии низкого уровня на входе разрешения загрузки. Состояние остальных триггеров и регистров системы следующее: триггеры 11.и 14 в и0". регистр 4 в н0", регистры 5.1,...5.N в произвольном состоянии, - Сигнал "Сброс" высокого уровня, формируемый триггером 10, поддерживает интеграторы 2,1,...2,N в состоянии "Сброс", код начального адреса, находящийся на шине 30 адреса, обеспечивает подключение начального канала к интеграторам 2.1...„2,N, Установка устройства в исходное состояние осуществляется сигналом "Установка", подаваемым на вход 26, При поступлении на вход 26 сигнала "Пуск" триггер 13 установится в н1" и разре-. шит тем самым работу устройства. Со счетчика 16 снимается режим загрузки, а с триггера 12 — режим принудительной установки в н0". Первым же импульсом тактовой частоты от генератора 7 триггер 12 установится в "1" и снимет со счетчика 8 режим загрузки, при этом счетчик 8 перейдет в режим счета импульсов, начиная со значения М. определяемого задатчиком 6, Значение M может быть любым от 0 до 2", где и — разрядность счетчика 8 и определяется исходя из требуемой длительности сигнала нСброс" 33 шины 32 (Тсср), необходимой для обнуления интеграторов 2.1,...,2.п, согласно соотношению М=2" Тсбр 1. Переключение старшего информационного разряда счетчика 8, поступающего на вход синхронизации триггера 10. вызовет переключение его в состояние и0", при этом снимается сигнал "Сброс" 33 шины 32. Одновременно сигнал высокого уровня с инверсного выхода триггера 10 выведет триггер 11 из состояния принудительной установки в н0" и.поступит на первый вход элемента И 19, на втором входе элемента И 19 при этом присутствует сигнал высокого уровня с инверсного выхода триггера 11, так как он находится в состоянии н0". На интегратс1ры 2,1,...2.N поступит сигнал высокого уровня "Накопление" 34 шины 32 с выхода 10 элемента И 19, который переведет интеграторы 2,1„,.;2.N в режим накопления (интегрирование входного сигнала. поступающего с информационных входов 24.1„,.24.N через мультиплексоры 1,1,...1 N и имеющего ад15 рес, значение которого находится на шине 30 адреса). При достижении счетчиком 8 выходного кода 11...11 на его выходе переноса появит20 ся высокий уровень, который поступит на са. Одновременно с этим переключение старшего разряда счетчи са 8 из "1н в н0", 30 инвертированное элементом НЕ 22, вызовет переключение триггера 11 в состояние н1". Низкий уровень, снимаемый с инверсного выхода триггера 11 поступит на второй вход элемента И 19 и тем самым запретит 35 формирование сигнала "Накопление" 34 шины 32, а сигнал высокого уровня, снимаемый с прямого выхода триггера 11 (сигнал "Списывание" 35 шины 32), переведет интеграторы 2.1,...2М в режим списывания 40 (интегрирования опорного напряжения, поступающего от источника 3 опорного напряжения). 45 Длительность сигнала "Накопление" 34 шинн 32 Гнтт опрЕделеЕтое Соотношением Тнак = 2" / т. Одновременно с этим сигнал высокого уровня поступит на первый вход элемента 50 И-HE 18, счетный вход счетчика 16, что вызовет его переключение и изменение адреса на шине 30 и на синхронизирующий вход . триггера 14, что вызовет его переключение в состояние "0" в том случае, если он был в 55 "1и и на вход установки в "0" регистра 4, сигнал низкого уровня с инверсного выхода триггера 11 поступит на информационный вход триггера 15. Поступление высокого уровня на вход установки в иОи регистра 4 переведет его (регистр) из режима принуди. второй вход элемента И-НЕ 18. однако его распространение на этом прекратится, так как на первом входе элемента И-НЕ 18 при этом присутствует низкий уровень с выхода 25 триггера 11. Следующим импульсом тактовой частоты, поступающим с генератора 7, счетчик 8 переключится в состояние 00...00 и снимет высокий уровень с выхода перено1748148 10 тельного обнуления в режим отслеживания входной информации, поступающей на информационные входы с выходов интеграторов 2.1,...2.N. С этого момента регистр 4, служащий для синхронизации сигналов с 5! 30 40 уровень сигнала c l-го выхода регистра 4 45 поступает на вход синхронизации регистра 5.1 ° тем самым будет запрещено изменение информации в регистре 5.i. Таким образом, по мере поступления сигналов низкого ro нуля, который установит в "1" триггер 14, 55 запретит счет счетчику 8 и поступит на информационный вход триггера 12. Следующим импульсом тактовой частоты с генератора 7 триггер 12 установится в "0" сигналом со своего прямого выхода устаноинтеграторов 2.1,.„2М с частотой генератора 7 импульсов с целью устранения гонок в регистрах 5.1...5 N, будет фиксировать поступающую на него информацию по приходу фронта 0-1 каждого импульса тактовой частоты, снимаемое с инверсного выхода генератора 7, Поскольку к этому времени на информационных входах регистра. 4 уже присутствуют сигналы высокого уровня (особенность работы интеграторов в том, что производится интегрирование от достигнутого в предыдущем такте — накоплении — уровня до нуля, т.е. в момент начала списывания импульс с интегратора уже присутствует и кончается в момент достижения интеграторов "0"), то после первого же импульса,с инверсного выхода генератора 7 на выходах регистра 4 появятся сигналы высокого уровня, которые поступят на соответствующие входы синхронизации. регистров 5.1,...5.N и элемент ИЛИ 23. Триггер 15 установится в "0" лишь по приходу следующеrо фронта с прямого выхода генератора 7. Поэтому в момент снятия сигнала обнуления с регистра 4 элемент ИЛИ 23 будет.заперт "1", и сигнал низкого уровня не вройдет на вход установки триггера 14 и на вход запрета счета счетчика 8. Регистры 5.1,...5.N с тремя состояниями являются так называемыми "защелками", т,е. при поступлении на их вход синхронизации высокого уровня они начинают отслеживать изменения входной информации, поступающей на их информационные входы со счетчика 8. В момент достижения l-ым интегратором {или несколькими интеграторами одновременно) нуля на его выходе появится низкий уровень, который зафиксируется в соответствующем (l-îì) разряде регистра 4, Низкий уровня с интеграторов 2.1,,2.N в регистрах 5.1,...5.N будут зафиксированы значения кодов, соответствующих величинам преобразуемых входных сигналов, а на выходе элемента И 21 возникнет сигнал лагическо20 25 вит триггер 10 в "1", что вызовет установку триггера 11 в "0", выставление сигнала "Сброс", снятие сигнала "Списывание" 35 шины 32, выставление сигнала "0" на входе сброса регистра 4. Следующим импульсом тактового генератора 7 триггер 15 установится в "1", которая через элемент ИЛИ 23 и элемент И 21 поступит на вход запрета счета счетчик" 8 и снимет запрет. Счетчик 8 загрузится начат!ьным кодом М задатчика 6, следующим импульсом тактовой частоты триггер 12 установится в "1", снимет режим параллельной загрузки и начнется новый цикл преобразования. В случае отказа какого-либо канала (неисправность интегратора или датчика) элемент ИЛИ 23 будет заперт "1" с выхода регистра 4, соответствующего номеру отказавшего канала. По достижении счетчиком 0 значения выходного кода 11„11 на выходе переноса сформируется высокий уровень, который поступит на второй вход элемента И-НЕ 18, на первом входе которого к этому времени уже присутствует высокий уровень с прямого выхода триггера 11. г:игнал низкого уровня с выхода элемент,И 21 установит в "1" триггер 14, запретит счЕтз четчику 8, зафиксируя в нем код 11..11. Следующ!!м импульсом тактовой частоты с генератора 7 триггер 12 установится в "0", сигналом со своего прямого выхода установит в "1" триггер 10 и в "0" триггер 11, что вызовет выставление сигнала "Сброс" 33 и снятие сигнала "Списывание" 35 шины 32, Снятие сигнала "Списывание 35 шины 32 вызовет в свою очередь установку в "0" тех разрядов регистра 4, которые к этому времени имели высокий уровень (вызвано отказом канала), блокировка счета счетчика 8 нужна для того, чтобы устранить гонки s регистрах 5,1„„5. для этого случая и зафиксировать в отказавшем канале код 11„11, что в дальнейшем с помощью допускового контроля может быть идентифицировано как отказ. Следующим импульсом тактового генератора 7 триггер 15 установится в "1", которая через элемент ИЛИ 23 и элемент И 21 снимет запрет счета со счетчика 8, произойдет его загрузка кодом М с задатчика 6, Следующим импульсом тактовой частоты с генератора 7 триггер 1.2 установится в "1", и цикл преобразования повторится. Наличие высокого уровня на вб!ходе 31, снимаемого с прямого выхода триггера 14, сигнализирует потребителю (ЭВМ) о том, что элементарный цикл преобразования закончен и в регистрах 5.1,...5,N подготовлена истинная информация. Съем данных с реги- стров 5,1,...5.N осуществл"е-тся путем поочередной подачи импульсов низкого уровня 17481 18 40 50 на входы 27.1,...27М. При этом тот регистр 5.), на вход разрешения выхода которого подан сигнал низкого уровня с входа 27.J, переведет свой выход в активное состояние и выставит свое содержимое на шину 29 данных, По окончанию чтения всех регистров, потреб ител ь (Э В М) устанавливает т риггер 14 в нулевое состояние путем подачи импульса низкого уровня с входа 28. Следует подчеркнуть, что чтение всех регистров осуществляется за время, не превышающее (Tcep + Тнак) с момента появления высокого уровня на выходе 31, в противном случае информация будет потеряна, а триггер 14 установлен в "0" появлением сигнала "Списывание" на прямом выходе триггера 11. Информация о номере преобразовэнного сигнала поступает потребителю по шине 30 адреса„при этом истинный адрес канала равен адресу на шине 30 минус 1, так как к моменту появления сигнала готовности на выходе 31 уже произошел сдвиг адреса. Сдвиг адреса сразу по окончании режима накопления вызван тем, что входным схемам (согласующие устройства) нужно определенное время на их точную установку. . По достижении счетчиком 16 состояния 11...11 и по началу очередного импульса "Списывание" с прямого выхода триггера 11 на выходе переноса счетчика 16 сформируется сигнал низкого уровня, который по окончании импульса "Списывание" снова примет высокий уровень, при этом фронтом 0-1 сигнала переноса счетчика адреса 16 триггер 13 установится в состояние "0", и система снова перейдет в состояние ожидания. Полный цикл преобразования закончится. Генератор импульсов 7 может быть выполнен, например, на трех инверторах 564ЛН2, с использованием кварцевого резонатора. Выходами задатчика кодов применительно к микросхемам 564 серии могут быть сигналы, поданные с шины питания, причем уровень логической "1 соответствует плюсу напряжения питания, а уровень логического "0" — минусу напряжения питания, Таким образом, время окончания цикла преобразования, состоящее из времени цикла сброса, накопления и списывания, определяется наличием сигнала высокого уровня на йрямом выходе триггера 14. По сравнению с устройством-прототипом, где это время жестко задано, в данном устройстве оно значительно ниже, так как в цикле "Списывание" счетчику 8 не надо считать до всех единиц, а окончание цикла "Списывание" определяется срабатыванием всех интеграторов 2.1„..2,N и,,как следствие, переходом регистра 4 в нулевое состояние. Таким образом, в предлагаемом устройстве наряду с сохранением достоинств прототипа (достоверность вводимой информации и воэможность тестирования входных каскадов) в целом повышается быстродействие, Формула изобретения 1, Многоканальное устройство для ввода аналоговой информации по авт,св. N 1495778, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, выходы регистра соединены с входами группы блока управления. 2, Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок управления содержит шесть триггеров, счетчик, задатчик кодов, элемент И вЂ” НЕ, элемент НЕ, три элемента И, элемент ИЛИ, вход элемента HE и синхровход первого триггера являются четвертым входом блока, первый вход элемента И вЂ” НЕ является пятым входом блока„входы группы элемента ИЛ И я вля ются,, входами группы блока, вход элемента ИЛИ соединен с выхо-. дом шестого триггера, выход элемента ИЛИ соединен с первым входом третьего элемен- та И, второй вход которого соединен с выходом элемента И-НЕ, вход сброса и вход установки четвертого триггера являются первым и вторым входами блока соответственно, выход четвертого триггера соединен с входом сброса третьего триггера, входом установки шестого триггера и входом записи счетчика. информационные выходы которого являются выходами, группы блока, выход переполнения счетчика соединен с синхровходом четвертого триггера, входы параллельной записи счетчика соединены с выходами задатчика кодов, прямой выход первого триггера является Фетщьртым выходом блока, инверсный выход первого триггера соединен с первым входом первого элемента И и входом сброса второго триггера. прямой выход которого соединен с вторым входом элемента И-НЕ, счетным входом счетчика, синхровходом пятого триггера и является шестым выходом блока, инверсный выход второго триггера соединен с. информационным входом шестого триггера и вторым входом первого элемента И, выход которого является пятым выходом блока, выход элемента НЕ соединен с синхровходом второго триггера, второй вход второго элемента И соединен с входом сброса четвертого триггера, первый вход второго элемента И является шестым входом блока, выход второго элемента И соединен с âõoдом сброса пятого триггерб, выход которого является третьим выходом блока, выход элемента И соединен с информационным входом третьего триггера, входом установки 14 1748148 13 пятого триггера и является первым выходом блока, синхровходы третьего и шестого триггеров являются третьим входом блока,; выход третьего триггера соединен с входом установки первого триггера и является вторым выходом блока, информационный вход второго триггера подключен к шине логической единицы, а информационные входы первого, четвертого и пятого триггеров под5 ключены к шине логического нуля. 17481 ЛЯ 8х 6 йи f3 алых а Ь/У g О(—. 1ЬВых rr Вых37 Ats /6 Аи 8/ авиа 4 dblx Хг арык Ю Ь х 0 Зьч /У А Зо ab« г ь х Гн йи Ф дым Ф Зы Хс арык Хе и-ллллп- Плллллш! за с: ххах сх хх::ххсс:: .. :с 1748148 „скиф Корректор О.Кравцова Редактор Н.Швыдкая Заказ 2505 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям прй ГКНТ СССР 113035, Москва, Ж-35,.Раушская наб., 4/5 Производственно-издательский комбинат "Патент". r. Ужгород, ул. Гагарина, 101 Составитель Е.Корзон Техред M.Mîðråíòàë
