Устройство для определения моментов включения тестовых проверок

 

Изобретение относится к вычислительной технике и может быть использовано для Рт , определения моментов времени включения тестовых проверок. Целью изобретения является повышение точности устройства содержащего вход запуска, элемент ИЛИ ГТИ, счетчик импульсов, блок памяти результатов , блок памяти констант, четыре алгебраических сумматора, два блока деления, два блока умножения, три элемента задержки, блок вычитания, схему сравнения , формирователь импульсов блок памяти допусковых уровней накапливающий сумматор, блок памяти параметров и блок памяти параметров разброса 1 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 6 06 F 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (092 (21) 4819896/24 (22) 28.04,90 (46) 15,07,92; Бюл, № 26 (72) Э.В,Борисов и С.И.Городилов (53) 691,3(088.8) (56) Авторское свидетельство СССР

¹ 1661784, кл. G 06 F 15/20, 1989. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

МОМЕНТОВ ВКЛЮЧЕНИЯ ТЕСТОВЫХ

ПРОВЕРОК (57) Изобретение относйтся к вйчислительной технике и может быть использовано для

Изобретение относится к вычислитель= ной технике и может быть использовано для определения моментов включения тестовых проверок.

Целью изобретения является повыше- ние точности.

Поставленная цель достигается тем, что в устройство для определения моментов включения тестовых проверок, содержащее счетчик импульсов, вход запуска; генератор тактовых импульсов, выход которого соединен со счетным входом счетчика импульсов, схему сравнения, два блока деления, два блока умножения, блок памяти констант, блок памяти допусковых уровней, блок памяти результатов, четыре алгебраических сумматора, формирователь импульсов,.два элемента задержки и блок вычитания, вйход первого элемента задержки подключен к входу запуска генератора тактовых импульсов, вход останова которого и вход обнуления счетчика импульсов объединены и подключены к выходу второго элемента за„„Я2„„1748157 А1

@(к

C определения моментов времени включения тестовых проверок. Целью изобретения является повышение точности устройства, содержащего вход запуска, элемент ИЛИ, ГТИ, счетчик импульсов, блок памяти результатов, блок памяти констант, четыре апгебраических сумматора, два блока деления. два блока умножения, три элемен.та задержки, блок вычитания, схему сравненйя, формиров атель импульсов, блок памяти допусковых уровней, накапливающий сумматор, блок памяти параметров и блок памяти параметров разброса, 1 ил. Г . держки, вход которого соединен с выходом формирователя импульсов и входом записи блока памяти результатов, информационные входы которого подключены соответственно,.к разрядйым выходам счетчика импульсов и первым информационным входам первого и второго блоков умножения.

Выход первого блока умножения соединен с первым информационным входом первого алгебраического сумматора, выход которого соединен с первым информационным входом первого блока деления, выход которого подключен к информационному входу блока вычитания, выход которого подключен к первому информационному входу схемы сравнения, второй информационный вход которой подключен к выходу блока памяти допусковых уровней, а выход "Равно" схемы сравнения соединен с входом формирователя импульсов, Выходы второго и третьего алгебраических сумматоров подключены соответственно к второму информационному входу первого блока деления и первому

1748157 информационному входу второго блока деления, выход которого соединен с информационным входом счетчика импульсов.

Первый выход блока памяти констант соединен с первым информационным входом четвертого алгебраического сумматора и вторым информационным входом второго блока умножения, выход которого соединен с вторым информационным входом второго алгебраического сумматора. Второй выход блока памяти констант подключен к второму информационному входу первого блока умножения и второму информационному входу четвертого алгебраического сумматора, выход которого соединен с вторым информационным входом второго блока деления. При этом в устройство дополнительно введены третий элемент задержки, элемент ИЛИ, накапливающий сумматор, блок памяти параметров разброса и блок памяти параметров положения, причем выход третьего элемента задержки соединен с первым входом элемента ИЛИ, второй вход которого является входом запуска устройства, выход элемента ИЛИ соединен с входом первого элемента задержки и входом записи начальных услбвий счетчика импульсов, разрядные выходы которого подключены соответственно к информационным входам накапливающего сумматора, вход записи которого и вход третьего элемента задержки объединены и соединены с выходом формирователя импульсов, Выход накапливающего сумматора соединен с первыми адресными входами блока памяти параметров положения и блока памяти параметров разброса, второй адресный вход которого подключен к третьему выходу блока памяти констант, первый и четвертый выходы которого соединены соответственно с вторым и третьим адресными входами блока памяти пар фетров положения, выход которого соединен с вторым информационным входом второго алгебраического сумматора и первым информационным входом третьего алгебраического сумматора, второй информационный вход которого и второй информационный вход первого алгебраического сумматора подключены к выходу блока памяти параметров разброса.

На чертеже изображена структурная схема устройства.

Устройство содержит вход 1 запуска, первый элемент 2 задержки, ГТИ 3, счетчик

4 импульсов, блок 5 памяти результата, блок

6 памяти констант, третий алгебраический сумматор 7, второй блок 8 деления, первый блок 9 умножения, четвертый алгебраический сумматор 10, первый блок 11 деления, блок 12 вычитания, схему 13 сравнения, формирователь 14 импульсов, второй элемент 15 задержки, первый алгебраический сумматор 16, второй блок 17 умножения, второй алгебраический сумматор 18, блок

5 19 памяти допусковых уровней, третий элемент 20 задержки, элемент ИЛИ 21, накапливающий сумматор 22, блок 23 памяти параметров положения и блок 24 памяти параметров разброса.

10 Работа устройства основана на вычислении функции принадлежности времени включения тестовых проверок

Boi — ti Be — +

ПрИ УСЛОВИИ (aol

+ Ое) /ае — Oe ), Гдв Boi pol, Be, Oe — КОЭффИцИЕНтЫ, ХараКтеризующие положение и разброс возможных значений интенсивности обнару>кения дефектов и начальной вероятности их необнаружения.

С учетом выбираемого допускового уровня Од по функции принадлежности можно количественно оценить момент времени включения тестовых проверок тд до появления дефекта.

Работа устройства начинается с пода30 чей запускающего импульса с входа 1 запуска через элемент ИЛИ 21 на вход записи начальной установки счетчика 4 импульсов, сигнал начальной установки, равный значению времени левой границы условия (I), 35 формируется последовательно соединенными блоком 6 памяти констант, блоком 24 памяти параметров разброса, третьим 7 и четвертым 10 алгебраическими сумматорами, вторым блоком 8 деления, на выходе

40 которого формируется сигнал (ао - col)/(Be+

+ Ge).

Накапливающий сумматор 22 формирует на выходе сигнал, соответствующий величине Тн времени общей наработки

45 тестируемой аппаратуры, Блок 23 памяти параметров положения, выполненный в виде ПЗУ, производит вычисление коэффициента ао по формуле

50 аоi ао ехр f ае Тн! . (2)

Блок 24 памяти параметров разброса производит вычисление коэффициента ао;

55 по формуле ая -00/ АНН; +1 (3) Сформированный сигнал начальной установки с учетом (2) и (3) поступает ..; выхода

1748157 второго блока 8 деления на информационный вход счетчика 4 импульсов. Импульс с выхода элемента ИЛИ 21 поступает также на вход первого элемента 2 задержки, после чего поступает на вход запуска ГТИ 3, импульсы которого с постоянной частотой поступа ют на счет н ы и вход счетчика 4 импульсов.

Счетчик 4 импульсов формирует временную шкалу и передает этот сигнал на информационный вход блока 5 памяти результатов, первые входы блоков 9 и 17 умножения, на вторые входы которых подаются сигналы от блока 6 памяти констант, 8 блоке 9 формируется число сг а, а в блоке 17 — ать Сумматоры 16, 18 и блоки 11 и 12 формируют значение функции принадлежности.

Схема 13 сравнения при равенстве значения функции принадлежности допусковому уровню Од, сформированного блоком 19 памяти допусковых уровней, формирует на выходе сигнал, который поступает на формирователь 14 импульсов, который укорачивает сигнал и передает его íà управляющий вход блока 5 памяти результатов, в котором запоминается искомое время тд, Импульс с выхода формирователя 14 импульсов поступает также на второй элемент 15 задержки, выход которого соединен с входом обнуления счетчика 4 импульсов и с входом останова ГТИ 3. Импульс с выхода формирователя 14 импульсов поступает также на управляющий вход накапливающего сумматора 22 и вход третьего элемента 20 задержки, С приходом импульса на управляющий вход накапливающий сумматор 22 производит суммирование сигнала с ,выхода счетчика 4 импульсов со своим содержимым, следовательно, накапливающий сумматор 22 находится в режиме суммирования времени наработки тестируемой аппаратуры. После задержки имйульс с выхода третьего элемента 20 задержки поступает на вход элемента ИЛИ 21 и описанные процессы floBTopAloTcA.

Формула изобретения

Устройство для определения моментов включения тестовых проверок, содержащее счетчик импульсов, генератор тактовых импульсов, выход которого соединен со счетным входом счетчика импульсов, схему сравнения, два блока деления, два блока умножения, блок памяти констант, блок памяти допусковых уровней. блок памяти результатов, четыре алгебраических сумматора, формирователь импульсов, два

20 первому информационному входу схемы сравнения, второй информационный вход которой подключен к выходу блока памяти допусковых уровней, а выход "Равно" схемы

25 сравнения соединен с входом формировате30

35 вертого алгебраического сумматора и вторым информационным входом второго

40 выход которого соединен с вторым инфор45 мационным входом второго блока деления, 50 памяти параметров разброса и блок памяти параметров положения, причем выход

5

15 элемента задержки и блок вычитания, выход первого элемента задержки подключен к входу запуска генератора тактовых импульсов, вход останова которого и вход обнуления счетчика импульсов обьединены и подключены к выходу второго элемента задержки, вход которого соединен с выходом формирователя импульсов и входом записи блока памяти результатов, информационные входы которого подключены соответственно к разрядным выходам счетчика импульсов и первым информационным входам первого и второго блоков умножения, выход первого блока умножения соединен с первым информационным входом первого алгебраического сумматора, выход которого соединен с первым информационным входом первого блока деления, выход которого подключен к информационному входу блока вычитания, выход которого подключен к ля импульсов, выходы второго и третьего алгебраических сумматоров подключены соответственно к второму информационному входу первого блока деления и первому информационному входу второго блока деления, выход которого соединен с инфорл1ационным входом счетчика импульсов, первый выход блока памяти констант соединен с первым информационным входом четблока умножения, выход которого соединен с вторым информационным входом второго алгебраического сумматора, второй выход блока памяти констант подключен к второму информационному входу первого блока умножения и второму информационному входу четвертого алгебраического сумматора о т л и ч а ю щ е е с я тем, что, с целью повышения точности, оно дополнительно содержит третий элемент задержки, элемент ИЛИ, накапливающий сумматор. блок третьего элемента задержки соединен с первым входом элемента ИЛИ. второй вход которого является входом запуска устройства, выход элемента ИЛИ соединен с входом первого элемента задержки и входом записи начальных условий счетчика ил пульсов, разрядные выходы которого подключены соответственно к информационным входам накапливающего сумматора, вход записи

1748157

Составитель С,Городилов

Техред M.Mîðãåíòàë Корректор А.Осауленко

Редактор Е.Копча

Заказ 2506 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 которого и вход третьего элемента задержки объединены и соединены с выходом формирователя импульсов, выход накапливающего сумматора соединен с первыми адресными входами блока памяти параметров положения и блока памяти параметров разброса, второй адресный вход которого подключен к третьему выходу блока памяти констант, первый и четвертый выходы которого соединены соответственно с вторым и третьим адресными входами блока памяти параметров положения, выход которого соединен с вторым информационным входом второго алгебраического сумматора

5 и первым информационным входом третьего алгебраического сумматора, второй информационный вход которого и второй

1 информационный вход первого алгебраического сумматора подключены к выходу бло10 ка памяти параметров разброса.