Устройство для передачи и приема информации

 

Изобретение относится к радиотехнике, к технике последовательной передачи данных методом широтно-импульсной майипуляции . Целью изобретений является повышение пропускной способности. Устройство для передачи и приема содержит приемник с блоками дискриминатора длительности импульсов и готовности к приему и передатчик с блоками логики формирователя импульсов и готовности передачи. В устройство введены три D-триггера и мультиплексор , введение которых позволяет получить вместе с квитируемым каналом передачи канал телеуправления, к 6торый возникает лишь в Моменты Времени, когда в нем появляется необходимость (когда устройство не готово к приему). 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)s Н 04 L 25/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1(g> у т»1» 4М» Ь„ .,ц щ„-.,-/

° °

Ь»

Ъ,Г

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1, (21) 4757088/09 (22) 09.11,90 (46) 15.07.92. Бюл. М 26 (71) Коми научный центр Уральского отделенйя АН СССР

: (72) А.И.Сурнин (53) 681,.325.5 (088,8) . (56) Авторское свидетельство СССР

f4 1589417, кл. Н 04.1 25/40,.1988. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ (57) Изобретение относится к радиотехнике, --- к технике последовательной передачи дан ных методом широтно-импульсной майипуИзобретение относится к радиотехнике и может использоваться при йостроении приемопередатчиков широтно-импульсной I манийуляции.

Известно устройство для приема ie передачи данных в дуплексном режиме; состоящее из тактового генератора, последовательно включенных входного усилителя, фильтра нижних частот и формирователя прямоугольных импульсов, счетчика прийятых бит, дешифратора числа принятых бит, D-триггера "Буфер заполнен" с первым элементом задержки, счетчика тактовых имйульсов, дешифратора длительности входных импульсов, RS"òðèãráðîâ значения бите и синхронизации второго и третьего элементов задержки, первого и второго сдвиговых регистров, первого элемента И, делителя частоты, мультиплексора на четыре направления, формирователя короткого импульса, счетчика числа переданных бит, дешифратора числа переданных бит, 0„„Я2„„1748276 Al.2 ляции. Целью изобретеййя является повышение пропускной способности. Устройство для передачи и прйема содержит приемник с блоками дискриминатора длительности импульсов и готовности к приему и передатчик с блоками логики формирователя импульсов-и готовности передачи. В устройство введены три.D-триггера и мультиплексор, введейие которых позволяет получить вместе с квитируемым каналом передачи канал телеуйравл» ения, который возникает лишь в момейты " времейи, когда в нем появляется необходимость (когда устройство не готово к приему). 1 ил. триггера формирования импульса синхро низации, четвертого элемента задержки.

Недостатком известного устройства является низкая достоверность приема при отсутствии дополйительных каналов связи для передачи сигналов го»товности к приему и при работе без режима "Отражения". . Наиболее близким к предлагаемому является устройство для передачи и приема данных, содержащее тактовый генератор, третий элемент И, последовательно соединенные усилитель, фйльтр нижйих частот и формирователь прямоугольных импульсов, последовательно соединенные первый счетчик и первый дешифратор, первый RSтриггер, D-триггер "Буфер заполнен", первый элемент ИЛИ, последовательно соединенные втЬрой элемент ИЛИ и четвертый блок задержки, первый блок задержки, последовательйо соединенные второй счетчик и второй дешифратор, последовательно соединенные второй RS-триггер и второй блок задержки. последовательно соединен1748276 ные третий RS-триггер и третий блок задер- . третьего блока задержки подключен к втожки, формирователь коротких импульсов, рому входу первого счетчика и первому вхопервый регистр сдвига, первый О-триггер, ду первого RS-триггера, выход первого потребитель информации, второй регистр . блока задержки соединен с первым входом сдвига, первый делитель частоты, второй 5 первого регистра сдвига, выход второго деделитель частоты, первый мультиплексор, лителя частоты соединен с первым входом первый элемент И, второй элемент И, пятый второго элемента И, второй вход и выход блок задержки, последовательно соединен- которого подключены соответственно к выные третий счетчик и третий дешифратор, ходу третьего 0-триггера и второму входу второй О-триггер, второй мультиплексор и 10 второго мультиплексора, третий вход кототретий О-триггер, информационный вход рого соединен с третьим входом первого которого подключен к выходу первого эле- мультиплексора и выходом rÿòoão блока. мента ИЛИ, входы которого соединены с задержки, вход которого подключен к вы, вь|ходами первого RS-триггера и О-тригге-:: ходу второго О-триггера, тактовый вход ра "Буфер заполнен", первый вход которого 15 которого соединен с соответствующим выподключен к первому выходу потребителя ходом первого делителя частоты и первым информации, первый и второй входы кото- входом второго делителя частоты, второй рого соединены с выходом и первым входом вход которого подключен к выходу первого первого регистра сдвига, второй вход кото- мультиплексора и первому входу первого рого соединен с выхоДом формирователя 20 элемента И, второй вход которого соединен прямоугольных импульсов, первым входом, с третьим входом второгоделителя частоты, первого счетчика, первыми входами второго первый и второй входы второго элемента и третьего RS-триггеров и первым входом ИЛИ подключены соответственно к третьевторого счетчика, второй вход которого под- му и четвертому выходам первого дешифраключен к выходу тактового генератора и 25 тора, а вход усилителя является входом первому входу первого делителя частоты, устройства, выходом которого является вывторой вход которого через формирователь ход первого мультиплексора.

-.коротких импульсов соединен с выходом Недостатком известного устройства явпервого мультиплексора, первый и второй ляется низкая информативность сигнала говходы которого подключены соответствен- 30 товности, передаваемого с помощью но к выходу второго мультиплексора и выхо- манипуляции количества бит в поле инфордам первого делителя частоты, выходы мации в виде дополнительного импульса, третьего и четвертого блоков задержки сопровождающегоимпульссинхронизации. подключены соответственно к тактовому и Потребитель данных сам является источниинформационному входам первого 0-триг- 35 ком служебной информации, в которой нужгера, вход первого блока задержки соеди- дается источник информации, Например, нен с выходом 0-триггера "Буфер если потребителем является печатающее заполнен", выход третьего дешифратора устройство, то его неготовность может быть пбдключен к установочным входам первого вызвана как медленной работой печатаюи второго 0-триггера, выход первого эле- 40 щего механизма, так и отсутствием бумаги, мента И соединен с входом третьего счетчи- электропитания, механической поломкой. В ка и йервым входом второго регистра информацииотакогородаотказахнуждает.сдвига, вторые входы второго и третьего ся источник данных.

RS-триггеров подключены к соответствую- Цель изобретения —. повышение пропущим выходам второго дешифратора, выход 45 скной способности, пятого блока задержки подключен к перво- Поставленная цель достигается тем, что му входу первого элемента И, информаци- в устройство для передачи и приема инфоронный вход второго О-триггера соединен с мации, содержащее последовательно соеобщей шиной, а выходы источника инфор- диненные усилитель, вход которого мации подключены к вторым входам второ- 50 является входом устройства, фильтр нижних го регистра сдвига, выход которого частот, формирователь прямоугольных имсоединен с первым входом второго мульти- пульсов, первый счетчик, первый дешифраплексора, при этом выходвторогоблока за- тор, первый RS-триггер, первый элемент держки подключен к третьему входу ИЛИ; второй вход которого и вход первого первого регистра сдвига, первый и второй 55 блока задержки соединены с выходом триг.выходы первого дешифратора соединены . гера "Буфер заполнен", первый вход которосоответственно с вторым входом первого го соединен с вторым выходом первого

RS-триггера и тактовым входом триггера дешифратора, последовательно соединен"Буфер заполнен", информационный вход ные второй счетчик, второй дешифратор, которого соединен с общей шиной, выход второй RS-триггер. второй блок задержки, 1748276 первый регистр сдвига и блок потребителя информации, второй вход которого и второй вход первого регистра сдвига соединены с вьчходом первого блока задержки, выход тактового генератора соединен с первыми входами второго счетчика и первого делителя частоты, первый, второй и третий выходы которого соединены соответственно с первым, вторым, третьим входами первого мультиплексора, выход которого является выходом устройства и через формирователь коротких импульсов соединен с вторым входом первого делителя частоты, первый, второй выходы источника информации соединены соответственно с первым, вторым входами второго регистра сдвига, третий вход которого соединен с выходом первого элемента И и входом третьего счетчика, второй выход второго дешифратора через последовательно соединенные третий RS-триггер и третий блок задержки соединен с первым входом первого D-триггера, третий и четвертый выходы первого дешифратора,соединены с входами второго элемента ИЛИ, выход которого через четвертый блок задержки соединен с вторым входом первого D-триггера, выход формирователя прямоугольных импульсов соединен с вторыми входами второго счетчика, второго и третьего RS-триггеров и третьим входом первого регистра сдвига, второй выход источника информации соединен с вторым входом третьего счетчика, вы-. ход которого через третий дешифратор соединен с третьим входом первого D-триггера и первым входом второго О-триггера, второй вход которого и первый вход второго делителя частоты соединены с третьим выходом первого делителя частоты, выход второго D-триггера через пятый блок задержки соединен с первым входом второго мультиплексора, четвертым входом первого мультиплексора, первым входом первого элемента

И и вторым входом второго делителя частоты, третий вход которого, второй вход перного элемента И и первый вход третьего

D-триггера соединены с выходом первого мультиплексора, выход второго регистра сдвига соединен с вторым входом второго мультиплексора, выход и третий вход которого соединены соответственно с пятым входом первого мультиплексОра и выходом второго элемента И, первый, второй входы которого соединены соответственно с выходом второго делителя частоты и выходом третьего О-триггера, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего блока задержки соединен с вторыми входами первого счетчика и первого RS-триггера, первый выход блока потрера.

55 На чертеже представлена структурная электрическая схема устройства, Устройство для передачи и приема информации содержит тактовый генератор 1, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, 5

50 бителя информации соединен вторым входом триггера "Буфер заполнен", третий элемент И, введены четвертый, пятый, шестой

D-триггеры и третий мультиплексор, причем второй выход блока потребителя информации соединен с первым входом четвертого

О-триггера, второй вход и выход которого соединены соответственно с выходом первого мультиплексора и первым входом третьего мультиплексора, второй и третий входы которого соединены соответственно с вторым и первым выходами первого делителя частоты, а выход — с шестым входом первого мультиплексора, выход третьего блока задержки соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом четвертого блока задержки и первым входом пятого О-триггера, выход которого соединен с первым входом источника информации; второй вход которого соединен с выходом первого D-триггера, первый, второй входы шестого D-триггера соединены соответственно с выходом формирователя прямоугольных импульсов и выходом второго блока задержки, а выход — с вторым входом пятого D-триггера.

Увеличение пропускной способности достигается благодаря тому, что введены четвертый, пятый, шестой D-триггеры и третий мультиплексор, причем второй выход блока потребителя информации соединен с первым входом четвертого D-триггера, второй вход и выхОд которого соединены соответственно с выходом первого мультиплексора и первым входом третьего мультиплексора, второй и третий входы которого соединены соответственно с вторым и первым выходами первого делителя частоты, а выход — с шестым входом первого мультиплексора, выход третьего блока задержки соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом четвертого блока задержки. и первым входом пятого

D-триггера, выход которого соединен с первым входом источника информации, второй вход которого соединен с выходом первого

D-триггера, первый, второй входы шестого

0-триггера соединены соответственно с выходом формироватегя г:рямоугольных импульсов и выходом второго блока задержки, а выход — с вторым входом пятого D-тригге1748276 первый счетчик 5, первый дешифратор 6, первый RS-триггер 7, D-триггер "Буфер заполнен" 8, первый элемент ИЛИ g, первый блок 10 задержки, второй счетчик 11, второй дешифратор 12, второй RS-триггер 13, второй блок 14 задержки, третий RS-триггер 15, третий блок 16 задержки, потребитель 17 информации, четвертый блок 18 задержки, первый регистр 19 сдвига, первый 0-триггер

20, первый элемент 21 И, второй элемент 22

ИЛИ, источник 23 информации, второй регистр 24 сдвига, первый делитель 25 частоты, первый мультиплексор 26, второй элемент 27 И, пятый блок 28 задержки, третий счетчик 29, третий дешифратор 30, второй D-триггер 31, второй мультиплексор 32, третий D-триггер 33, второй делитель 34 ча стоты, формирователь 35 коротких импульсов, третий элемент И 36, а также четвертый, пятый и шестой D-триггеры 37, 38 и 39, третий мультиплексор 40, выход 41 и вход 42 ус-тройства.

Устройство для передачи приема информации работает следующим образом, Первый делитель 25 частоты, работающий от тактового генератора 1, формирует три последовательности импульсов разной длительности Т1, Т2, ТЗ, поступающие на вторые входы первого мультиплексора 26, Выходной сигнал последнего зависит от значения управляющих сигналов, действующих на его первом и третьем входах, Формирователь 35 коротких импульсов вырабатывает последовательность импульсов, совпадающих по времени с отрицательными перепадами. выходного сйгнала. Этой последовательностью производится синхронизация счетчиков первого делителя 25 частоты для получения импульсов со скважностью 0,5.

Данные от источника 23 информации в параллельном коде записываются во второй регистр 24 сдвига . Строб сопровождения данных устанавливает в ноль третий счетчик

29, Очередным перепадом (отрицательным) с соответствующего выхода первогоделителя 25 частоты второй D-триггер 31 устанавливается в состояние, при котором сигнал с выхода пятого блока 28 задержки разрешает (через второй элемент 21 И) выполнение сдвига во втором регистре 24 сдвига и счет числа переданных бит третьим счетчиком

29. Кроме этого на управляющих входах первого и второго мультиплексоров 26 и 32 устанавливается значение сигналов, обеспечивающих формирование импульсов дли-. тельнЬстью 71 и 72„Далее происходит сдвиг по каждому заднему фронту импульсов с выхода первого мультиплексора 26 во втором регистре 24 сдвига, В зависимости от значения очередного бита формируется импульс длительностью Ò1 или Т2, По оконча-. нии передачи происходит изменение значения сигнала на выходе третьего дешифратора 30 и установка второго D-триггера 31 в состояние, обеспечивающее передачу импульсов синхронизации, Прекращаются сдвиг информации во втором регистре 24 сдвига и счет числа импульсов третьим счетчиком 29. Перед каждым импульсом синхронизации следует группа дополнительных информационных импульсов, количество которых (О или 1) зависит от состояния третьего D-триггера 33, а длительность (Т1 или 72) — от состояния четвертого

D-триггера 37, включенного к управляющему входу третьего мультиплексора 40, Для этого с помощью третьего мультиплексора

40 соответствующие выходы первого делителя 25 частоты подключаются к соответствующему входу первого мультиплексора 26, Запись информации из второго выхода потребителя 17 информации в четвертый 025 триггер 37 происходит по заднему фронту

30, па импульса синхронизации может состоять из одного импульса ТЗ. Для

35 продолжения передачи записываются новые данные из источника 3 информации во

5

20 импульса с выхода первого мультиплексора

26. Для увеличения пропускной способности устройства при формировании импульса синхронизации ТЗ второй делитель 34 частоты синхронизируется по переднему фронту сигнала с третьего выхода первого делителя 25 частоты. Благодаря этому групвторой регистр 24 сдвига, Входной аналоговый сигнал из линии связи через входной усилитель 2, фильтр 3 нижних частот и формирователь 4 прямоугольных импульсов поступает на блоки 5, 11, 19. Импульс, поступающий на установочный вход счетчика 11, разрешает начать измерение его длительности путем подсчета импульсов с выхода тактового генератора 1, В зависимости отдлительности входных импульсов, с помощью дешифратора 12 устанавливаются в "1" триггеры 13 и 15. Если длительность импульса ТЗ, то оба триггера устанавливаются в "1", а если 72 — то только триггер 13, По заднему фронту входного импульса происходит сдвиг данных в регистре

19 и запись значения последнего принятого бита в шестой 0-триггер 9, Необходимая задержка обеспечивается блоком 14 задержки. Одновременно происходит счет числа принятых бит счетчиком 5, Если приняты хотя бы два бита, то сигналом с второго выхода первого дешифратора 6 устанавливается в "1" первый триггер 7, что означает

1748276

"Приемник занят". После приема всего поля данных с известным фиксированным числом бит изменяется состояние D-триггера

"Буфер заполнен". С помощью элемента

ИЛИ 9 формируется сигнал "К приему не готов", поступающий на информационный, вход D-триггера 33. Он запоминается по заднему фронту импульса, поступающему на тактовый вход третьего D-триггера 33 с выхода первого мультиплексора 26. Сигнал

"Буфер заполнен" с выхода D-триггера 8

10 через блок 10 задержки поступает на вход ченного параллельно регистру сдвига 19, С выхода пятого D-триггера 38 содержащаяся в дополнительном информационном импульсе информация, например, потребитель неисправен, поступает на второй вход

40 источника 23 информации, Необходимая задержка сигналов синхронизации обеспечивается третьим 16 и четвертым 18 блоками задержки. Сигнал "К передачс готов" с выхода первого D-триггера поступает на первый вход источника 23 информации для

50 занесения в регистр 1 новых данных в параллельном коде. После окончания входного импульса (во время пазуы) происходит сброс RS-триггеров 13 и 15 и прекращение счета счетчиком 11.

Готовность у абонента, находящегося на приеме данных с линии связи, определяется по числу принятых дополнительных бит в поле сообщения при фиксированном числе бит в поле данных, Если число бит в поле данных 8 или 0 (при отсутствии информарегистра 19, запрещая сдвиг в нем, Одновременно он поступает в блок 21 потребителя информации, После считывания данных 15 из регистра 19 блок 21 устанавливает триггер 8 "Буфер заполнен" в исходное состояние, При поступлении импульсов синхронизации передним фронтом импульса с выхо- 20 да третьего блока 16 задержки выполняется сброс первого RS-триггера в "0", установка в "0" первого счетчика 5 принятых бит, занесение сигнала готовности к приему в первый

D-триггер 20. Последнее происходит лишь 25 при отсутствии сигнала на установочном входе 0-триггера 20 и соответствует завершению передачи данных, Кроме того, при наличии сигнала на выходе блока 18 задержки (был принят дополнительный бит) пере- 30 дним фронтом импульса с выхода блока 16 ,задержки, поступающим через третий элемент И 36 на тактовый вход пятого D-триг-гера 38, выполняется запись значения дополнительного бита. Для этого информа- 35 ционный вход пятого D-триггера 38 подключен к выходу шестого D-триггера 39, выполняющего роль регистра сдвига, вклюции). то при заданном числе дополнительных бит, равном единице, общее число бит в поле сообщения может быть следующим:

О, 1, 8, 9, Соответственно информация о количестве дог1олнительных бит, заносимая в первый 0-триггер 20 через второй элемент

ИЛИ 22, зависит от значения сигнала на соответствующих выходах дешифратора 6.

Информация, содержащаяся в дополнительном информационном импульсе, записывается с выхода шестого 0-триггера 39 в пятый 0-триггер 38, При этом запись происходит лишь в случае наличия дополнительйого информационного импульса, следующего вместе с импульсом синхрони зации. Выбранное соотношение задержек блоков 16 и 18 и наличие третьегб элемента

И 39 обеспечивают выделение. короткого тактирующего импульса, возникающего лишь при поступлении комбинации дополнительного информационного импульса и импульса синхронизации. С выхода пятого

D-триггера 38 информация поступает" на второй вход источника 23 информации. В качестве такой информации от потребителя может быть использован сигнал "Повторить передачу", если потребителем обнаружена ошибка. 3; о повышает достоверность передачи и пропускную способность устройства, так как повторяется лИЙЪ искаженная часть информации в объеме одного поля..

В устройстве время задержкой элемен- тов 10, 1.4, 16, 18 и 28 должно быть не менее времени задержки фронтов тактовых сигналов на входах блоков, на которые они поступают, Время задержки элемента 18 должно превосходить в 2 — 4 раз время задержки на элементе 16, В общем случае задержка должна быть такой длительности, чтобы при занесении в триггер или сдвиговый регистр сигнал на информационном входе начинал меняться лишь после окончания фронта импульса, выполняющего зайесение, При рассмотрении работы устройства необходимо учитывать задержки сигналов в каждом блоке, Таким образом, предлагаемое устрайство, в котором испбльзуется четвертый, пятый и шестой D-триггеры и третий мультиплексор, позволяет повысить информативность сообщения и пропускную способность, что выгодно отличает предлагаемое устройство от прототипа, Формула изобретения .Устройство для передачи и приема информации, содержащее последовательно соединенные усилитель; вход которого является входом устройства, фильтр .нижних частот, формирователь прямоугольных им1748276

20

45 пульсов, первый счетчик, первый дешифратор, первый RS-триггер, первый элемент

ИЛИ, второй вход которого и вход первого блока задержки соединены с выходом триггера "Буфер заполнен", первый вход которого соединен с вторым выходом первого дешифратора, последовательно соединенные второй счетчик, второй дешифратор, второй RS-триггер, второй блок задержки, первый регистр сдвига и блок потребителя информации, второй вход которого и второй вход первого регистра сдвига соединены с выходом первого блока задержки, выход, тактового генератора соединей с первыми входами второго счетчика и первого делителя частоты, первый, второй и третий выходы которого соединены соответственно с первым, вторым, третьим входами первого мультиплексора, выход которого является выходом устройства и через формирователь коротких импульсов соединен с вторым входом первого делителя частоты, первый, вто. рой выходы источника информации соединены соответственно с первым, вторым входами второго регистра сдвига, третий вход которого соединен с выходом первого элемента И и входом третьего счетчика, второй выход второго дешифратора через последовательно соединенные третий RS-триггер и третий блок задержки соединен с первым входом первого 0-триггера, третий и четвертый выходы первого дешифратора соединены с входами второго элемента ИЛИ, выход которого через четвертый блок задержки соединен с вторым входом первого D-триггера, выход форМирователя прямоугольных импульсов соединен с вторыми входами второго счетчика, второго и третьего RS-триггеров и третьим входом первого регистра сдвига, второй выход источника информации соединен с вторым входом третьего счетчика, выход которого через третий дешифратор соединен с третьим входом первого D òðèãгера и первым входом второго 0-триггера, второй вход которого и первый вход второго делитвля частоты соединены с третьим выходом первого делителя частоты, выход второго D-триггера через пятый блок задержки соединен с первым входом второго мультиплексора, четвертым входом первого муль-. типлексора, первым входом первого элемента И и вторым входом второго делителя частоты, третий вход которого, второй вход первого элемента И и первый вход третьего D-триггера соединены с выходом первого мультиплексора, выход второго регистра сдвига соединен с вторым входом второго мультиплексора, выход и третий вход которого соединены соответственно с пятым входом первого мультиплесора и выходом второго элемента И, первый, второй входы которого соединены соответственно с выходом второго делителя частоты и выиодом третьего О-триггера, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего блока задержки соединен с вторыми входами первого счетчика и первого RS-триггера, первый выход блока потребителя информации соединен с вторым входом триггера "Буфер заполнен", третий элемент И, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности, введены четвертый, пятый, шестой 0-триггеры и третий мультиплексор, причем второй выход блока. потребителя информации Соединен с первым входом четвертого D-триггера, второй вход и выход которого соединены соответственно с выходом первого мультиплексора и первым входом третьего мультиплексора, второй и третий входы которого соединены соответственно с вторым и первым выходами первого делителя частоты, а выход — с шестым входом первого мультиплексора, выход третьего блока задержки соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом четвертого блока задержки и первым входом пятого D-триггера, выход которого соединен с первым входом источника информации, второй вход которого соединен с выходом первого D-триггера, первый, второй входы шестого D-триггера соединены соответственно с выходом формирователя прямоугольных импульсов и выходом второго блока задержки, а выход — с вторым входом пятого О-триггера.

1748276

Составитель А.Сурнин

Техред М,Моргентал

Редактор Н.Шитев

Корректор О.Кравцова

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 191

Заказ 2512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5