Демодулятор фазоманипулированных сигналов

 

Изобретение относится к радиотехнике. Целью является ускорение вхождения в синхронизм . Для достижения цели введены фильтры 16 и 17 нижних частот, компараторы 18 и 19, D-триггер 20. ключ 21, интегратор 22, которые позволяют обеспечить определение знака частотной расстройки и быстрое вхождение в синхронизм, особенно при случайных срывах синхронизации, когда расстройка частоты сигнала, как правило, невелика, а поиск производится во всей зоне неопределенности по частоте. 1 ил.

„„5g„„1748278 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 04 L 27/22

"" 1 - j 0 9 2

ОПИСАНИЕ ИЗОБРЕТЕН

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 (57) Изобретение относится к радиотехнике..

Целью является ускорение вхождения в син- хронизм. Для достижения цели введены фильтры 16 и 17 нижних частот, компараторы 18 и 19, D-триггер 20; ключ 21, интегратор

22, которые позволяют обеспечить определение знака частотной расстройки и быстрое вхождение в синхронизм, особенно при случайных срывах синхронизации, когда расстройка частоты сигнала, как правило; невелика, а поиск производится во всей зоне неопределенности"по" частоте. 1 ил. ф

ОО

ЬЭ

ОЭ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЬГГИЯМ

ПРИ ГКНТ СССР

1 (21) 4833803/09 (22) 01.06.90 (46) 15.07.92, Бюл, М 46 (71) Ростовский научно-исследовательский ийститут радиосвязи (72) Б.М,Ботэшев и Н,Г,пархоменко . (53) 62 1,.394,6 (088.8) (56) Авторское свидетельство СССР

М 1679648, кл. Н 04 1 27/22,.1989, (54) ДЕМОДУЛЯТОР ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ

ИЯ кМ" Ь) я L> j -ря

5.."-, о -„-.,„@.:„„ „ :

1748278

Изобретение относится к радиотехнике и может быть использовано в аппаратуре систем связи с фазовой манипуляцией.

Цель изобретения — ускорение вхождения демодулятора в синхроиизм. 5

На чертеже приведена функциональная схема предлагаемого демодулятора.

Демодулятор содержит фазовые детекторы 1 и 2, фильтры 3 и 4 нижних частот (ФНЧ), решающие блоки 5 и 6, m блоков 10 формирования сигнала слежения и.опознавания (БФССО) 7, коммутаторы 8 и 9, ФНЧ

10, пороговый блок 11, фильтр 12, сумматор, 13, управляемый генератор 14, фазоврэщэтель 15, ФНЧ 16 и 17, компараторы 18 и 19, 15

О-триггер 20, ключ 21 и интегратор 22.

Демодулятор работает следующим образом, Входной М-позиционный ФМ сигнал можно представить в виде 20

2лК

$ех = соз (во t + ) (1) где ab — несущая частота сигнала;

М вЂ” количество позиций ФМ;

К вЂ” целое число. выбираемое из множе- 25 ства (1,2,...,M) в соответствии с передаваемыми информационными символами.

Опорные колебания на вторых входах фазовых детекторов 1 и 2 имеют вид, соответственно; 30

SORY) = 2 соз вг t; (2)

$опг - 2 sin вг с, где вг — собственная частота упраэляемого

) генератора.

В этом случае сигналы на выходах ФНЧ 35

3 и 4 имеют вид соответственно:

S> = cos(— + Ьвт); (3)

2лК

М

$а-.з!п (— +Ьв ), 40

2жК

М где Ьв = в0 — вг — расстройка частоты ге-. нератора.

БФССО 7 формирует на своих выходах сигналы, фазы которых удвоены по сравнению с фазами сигналов нэ входах БФССО 7. 45

Следовательно. еигнэлы на первом и .,втором выходах 1-го БФССО 7 имеют вид, соответственно.

21+1 ° Ж ° К I

$в @os(+2 Ьв1), (4)

$gl- sin (+2 Ьвт).

Иэ выражений (4) видно, что при кратно- 55 сти фазовой манипуляции, равной l, (что соответствует числу позиций ФМ 2 ), сигналы на первом и втором выходах 1-.ro БФССО 7 не имеют составляющей; связанной с манипуляцией фазы.

Сигнал Sai, через коммутатор 9, фильтр петли ФАПЧ 12 и сумматор 13 поступает нэ вход управляемого генератора 14 и замыкает петлю фазовой синхронизации, обеспечивая р =Лйй- О.

При кратности фазовой манипуляции, равной 1, величина M в выражении (4) принимает значение 2, в этом случае выраже1 ние (4) принимает вид:

$в = cos (2 Ьв t) (5)

Sgi = sin(2 Лв1), Эти сигналы, через коммутаторы 8 и 9 поступают на входы, соответственно ФНЧ

16 и 17, в которых производится подавление внеполосного шума для обесйечения надежной работы компараторов 18 и 19, при этом полоса пропускания ФНЧ 16 и 17 должна быть достаточно широкой для пропускания сигнала с частотой 2 Лв и вместе

I с тем достаточно узкой для надежного подавления аддитивного шума.

Положим в0 > в, что соответствует положительной расстройке частоты Ьco > О, причем величина частотной расстройки превышает полосу захвата петли ФАПЧ. В этом случае сигналы, соответствующие выражению (5), через ФНЧ 16 и 17 поступают на вход компэраторов 18 и 19, где преобразуются в импульсы прямоугольной формы со структурой "Меандр". Сигнал Sai поступает на тактовый вход 0-триггера 20, при этом запись информации в триггер осуществляется по положительному перепаду импульса с выхода компаратора 19, что соответствует

2 Ьвт= 2лп, где n — целоечисло. При этом сигнал Sii в выражении(5) принимает значение, равное 1, поскольку cos 2 en = 1. Этот сигнал, после преобразования в компараторе 18 в сигнал высокого логического уровня, записывается в D-триггер 20.

Одновременно сигнал $ц поступает на вход ФНЧ 10, где выделяется постоянная составляющая сигнала биений, равная нулю. Этот сигнал поступает на вход порогового устройства 11, в котором установлен порог, равный 1/2, Поскольку постоянная составляющая сигнала $ц не превышает установленный порог, то на выходе порогового устройства 11 формируется сигнал низкого логического уровня, открывающий ключ 21.

При этом сигнал высокого уровня с выхода

D-триггера 20, через ключ 21, поступает на вход интегратора 22, выходное напряжение которого начинает нарастать, вызывая, через сумматор 13, увеличение частоты управлявмого генератора 14. После того, как расстройка по частоте станет меньше полосы захвата, петля ФАПЧ перейдет в синхронное состояwe, при котором p = Лв = О. При этом, кэк

1748278

Составитель. Б.Боташев

Техред M.Ìîðãåíòàë Корректор А,Осаупенко

Редактор Н.Шитев

Заказ 2512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, уп.Гагарина, 1Ч1 видно иэ выражения (5). сигнал $ц принимает значение 1 и, через ФНЧ 10, поступает в,. пороговое устройство 11, где превышает установленный порог, равный 1/2, и на выхо-, де порогового устройства 11 формируется 5 сигнал высокого логического уровня, размыкающий ключ 21, При этом в интеграторе

22 хранится напряжение, накопленное за время, пока ключ 21 был замкнут.

При ао (а, что соответствует отрица- 10 тельной расстройке частоты Лв < О, выражение (5) принимает вид

$ц=соз(-2 !Лв! t)=cos(2i ldll t), (6)

$а = sin (-2 . Ih,жl t) = -sin (2 Лао t).

Положительному перепаду сигнала на 15 тактовом входе 0-триггера 20 соответствует значение аргумента в выражении для Згц, равное 2 Лв t = (2п+ 1) л. При этом сигнал $ц принимает значение -1. После преобразования сигнала $ц в прямоуголь- 20 ные импульсы компаратором 18 сигнал низкого логического уровня записывается в

0-триггер 20, и через замкнутый ключ 21 поступает на вход интегратора 22, напряжение на выходе которого начинает убывать. 25

Это напряжение, через сумматор 13 поступает на вход управляемого генератора 14, вызывая уменьшение его частоты.

Предлагаемый демодулятор обеспечивает определение знака частотной рас- 30 стройки и быстрое вхождение в синх,ронизм. При первоначальном вхождении в синхронизм, если положить, что ожидаемая частота сигнала равномерно распределена в диапазоне неопределенности, демодуля- 35 тор обеспечивает сокращение времени вхождения в синхронизм в два раза, поскольку поиск производится только в половине полосы неопределенности, Более существенный выигрыш достига- 40 ется при случайном срыве синхронизации, так как в этом случае частотная расстройка, как правило, невелика.

Формула изобретения 45

Демодулятор фазоманипулированных сигналов, содержащий первый и второй детекторы, первые входы которых являются входом демодулятора. выход первого фазо50 вого детектора через первый фильтр нижних частот соединен с входом первого решающего блока, выход которого является первым выходом демодулятора, выход второго фазового детектора через второй фильтр нижних частот соединен с входом второго решающего блока, выход которого является вторым выходом демодулятора, выход первого фильтра нижних частот соединен с первым входом первого блока формирования сигнала слежения и опознавания, второй вход которого соединен с выходом второго фильтра нижних частот, .;".ðâûé и второй выходы i-го блока формирования сигнала слежения и опознавания соединейы соответственно с первым и вторым входами (!+1)-го блока формирования сигнала слежения и опознования (где!

= 1,2„...m-1), первые и вторые выходы всех блоков формирования сигнала слежения и опознавания соединены соответственно с входами первого и второго коммутаторов, управляющие входы которых являются управляющим входом демодулятора, выход, первого коммутатора через третий фильтр нижних частот соединен с входом порогового блока, выход второго коммутатора через фильтр соединен с первым входом сумматора, выход которого через управляемый генератор соединен с вторым входом первого фазового детектора и входом фазовращателя, выход которого соединен с вторым входом второго фазового детектора, о т л и ч а юшийся тем, что, с целью ускорения вхождения в синхронизм, введены последовательно соединенные четвертый фильтр нижних частот и первый компаратор, последовательно соединенные пятый фильтр нижних частот и второй компаратор, после-. ° довательно соединенные 0-триггер, ключ и интегратор, причем выход первого коммутатора соединен с входом четвертого фильтра нижних частот, выход второго коммутатора. соединен с входом пятого фильтра нижних частот, выходы первого и второго компараторов соединены с входами О-триггера, выход интегратора соединен с вторым входом сумматора, второй вход ключа соединен с выходом порогового блока.