Устройство для подсчета количества единиц в двоичном числе

 

Изобретение относится к вычислительной технике, используется в арифметических блоках ЭВМ. Цель изобретения - расширение функциональных возможностей устройства за счет выполнения операции деления входного кода нз константу К. Устройство содержит блок 1 подсчета количества единиц, формирующий по входному коду упорядоченный код, т.е. с таким же количеством единиц, однако расположенными подряд, начиная с младших выходов блока 1. Коммутатор 2 транслирует на выходы 4 остатка устройства младшие или старшие К-1 разрядов упорядоченного кода в зависимости от значения К-го разряда этого кода , поступающего на выход 5 частного устройства. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<л) s G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К ЛВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4905767/24 (22) 10.12,90 (46) 30.07,92, Бюл. М 28 (71) Одесский политехнический институт (72) А, В, Дрозд, Е, Л. Полин, Т. П, Мельничук и Ю. В. Дрозд (56) Авторское свидетельство СССР

М 450160, кл. Н ОЗ М 7/04, 1972, Патент Великобритании Mã 1 479596, кл. Н 03 К 17/ЭО, 1977. " (54) УСТРО11СТВО ДЛЯ ПОДСЧЕТА КОЛИЧЕСТВА ЕДИНИЦ 8 ДВОИЧНОМ ЧИСЛЕ (57) Изобретение относится к вычислительной технике, используется в арифметиче, . Ж „„1 751749 А1 ских блоках ЭВМ. Цель изобретения — расширение функциональных возможностей устройства за счет выполнения операции деления входного кода на константу К, Устройство содержит блок 1 подсчета количества единиц, формирующий по входному коду упорядоченный код, т,е, с таким >ке количеством единиц, однако расположенными подряд, начиная с младших выходов блока

1. Коммутатор 2 транслирует на выходы 4 остатка устройства младшие или старшие

K-1 разрядов упорядоченного кода в зависимости от значения К-го разряда этого кода, поступающего на выход 5 частного устройства, 1 ил, 1751749

Составитель Н.Маркелова

Тех ред M.Ìîðãåíòàë Корректор H.Áó÷îê

Редактор А.Огар

Заказ 2692 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Изобретение относится к вычислительной технике и используется в арифметических блоках 3ВМ.

Цель изобретения — расширение функциональных воэможностей устройства за счет выполнения операции деления входного кода на константу К.

На чертеже показана схема устройства, Устройство содержит блок 1 подсчета количества единиц 1, коммутатор 2, информационный вход 3 устройства, выходы 4 остатка устройства и выход 5 частного устройства.

Устройство работает следующим образом. . На входы блока 1 через вход 3 устройства поступает входной (2К вЂ” 1)-разрядный код.

Блок 1 формирует на своих выходах код с тем же количеством единицы, что и во входном коде, однако располагает все единичные разряды входного кода подряд, начиная с младших выходов. С выходов разрядов блока 1 с первого по (К-1)-й и с (К+1)ro по (2К-1)-1 разряды полученного кода поступают на первый и второй информационные входы коммутатора 2, а с выхода -ro разряда — на выход 5 частного устройства и управляющий вход коммутатора 2, При этом формирование нулевого значения на выходе Е-ro разряда блока 1 указывает на тот факт, что количество единиц so входном коде меньше К и поэтому частное на выходе 5 устройства также равно нулю, а остаток (измеренный также количеством единиц) от деления количества единицы входного кода на

К совпадает с частью кода на выходах 1-(К-.

-1) блока 1.

Коммутатор 2 транслирует эту часть кода (под действием нулевого значения на управляющем входе) на выходы 4 остатка устройства. Единичное значение на К-м вы5 ходе блока 1 упорядочивания единиц 1 указывает на превышение количества единиц входного кода над константой К на количество. единиц, расположенное на выходах (К+1)-2К-1 блока 1, Поэтому часть кода на

10 указанных выходах блока 1 определяет остаток от деления количества единиц входно- го кода на константу К, и коммутатор 2 под действием единичного значения на управляющем входе транслирует эту часть кода t5 на выходы 4 остатка устройства, а частное равно единице и поступает с К-ro выхода блока 1 упорядочения единиц на выход 5 частного устройства.

Формула изобретения

20 Устройство для подсчета количества единиц в двоичном числе содержащее блок подсчета количества единиц, вход 2К-1 разрядов которого является информационным входом устройства, о т л и ч а ю щ е е с я тем, 25 что, с целью расширения функциойальных возможностей за счет выполнения операции деления входного кода на константу К (К> 1, К вЂ” целое число), устройство содержит коммутатор, выход которого соединен с вы30 ходом остатка устройства, выход К-го разряда блока подсчета единиц. соединен с выходом частного устройства и управляющим входом коммутатора, первый и второй информационные входы которого соедине35 ны с выходами разрядов с первого по (К-1)-й и с (К+1)-ro по (2К-1)-й соответственно блока подсчета колйчества единиц,

Устройство для подсчета количества единиц в двоичном числе Устройство для подсчета количества единиц в двоичном числе 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих процессоров

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для реализации множительно-делительных операций, универсальных и специализированных вычислителях

Изобретение относится к вычислительной технике и позволяет выполнять деление чисел на константу 2 +1 в последовательном коде с заданной точностью

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств умножения чисел, удобных для изготовления с применением БИС, и является усовершенствованием изобретения по авт

Изобретение относится к области вычислительной техники и может быть использовано в устройствах обработки информации, представленной в двоичной системе счисления с фиксированной запятой

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств процессоров

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств универсальных и специализирован- - ных ЭВМ для умножения нормализованных чисел

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх