Устройство для вычисления координат отображаемых объектов

 

Сущность изобретения: устройство содержит: два вычислителя, три синусно-косинусных преобразователя, шесть блоков памяти, регистр, умножитель, счетчик, дешифратор , два генератора тактовых импульсов ,, два блока сравнения, два триггера, четыре элемента задержки, 13 блоков элементов И, пять элементов И, четыре блока элементов ИЛИ, четыре элемента ИЛИ. 26-3-44-8-33-46-13-36-12-1-45-7-32-46, 27-4- 45, 29-19-49-10-46, 49-20-26, 20-29-6-31-46, 20-27, 20-43-49, 20-30-18-23-1-44, 21-39-48- 42-14-15-20, 15-14, 16-42,21-40-22-48,30-47- 13, 15-50-35-47, 15-31, 15-32, 15-33, 15-34, 20-40, 20-28-5-2-9-34-46, 13-38-11-37-10, 50- 25, 50-51-13, 50-25-38, 17-41-51, 41-24-36, 11-2, 15-2, 11-35,15-6,15-7, 15-8, 15-9,21-18, 21-27,21-26. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) ГОСУЦАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

-18, л

-S3> к р Si +5 s

cos а—

sin а—

Язз уб %з

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4818758/24 (22) 18 .01.90 . (46) 30.07.92. Бюл. М 28 (72) С.M.Òåðåøêî, А,А.Решетников. Л.Б.Авгуль и С.Н.Изотов (56) Авторское свидетельство СССР

М 1539823, кл, G 06 F 3/153, 1988. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КООРДИНАТ ОТОБРАЖАЕМЫХ ОБЪЕКТОВ (57) Сущность изобретения: устройство содержит: два вычислителя, три синусно-косинусных преобразователя, шесть блоков памяти, регистр, умножитель, счетчик, деИзобретение относится к автоматике и вычислительной технике и может быть ис- пользовано при разработке устройств отображения координатной информации для автоматизированных систем управления и систем автоматического проектирования.

Цель изобретения — повышение точности устройства.

На чертеже представлена функциональная схема.

Устройство содержит первый 1 и второй

2 вычислители, первый 3, второй 4 и третий

5 синусно-косинусные преобразователи, с первого по шестой блоки 6 — 11 памяти, регистр 12, умножитель 13, счетчик 14, дешифратор 15, первый 16 и второй 17 генераторы тактовых импульсов, первый 18 и второй 19 блоки сравнения, первый 20 и второй 21 триггеры, с первого по четвертый элементы

22-25 задержки, с первого по тринадцатый блоки 26-38 элементов И, с первого по пятый элементы 39 — 43 И, с первого по четвер-, тый блоки 44-47 элементов ИЛИ, с первого по четвертый элементы 48 — 51 ИЛИ, (s1)s 6 09 6 1 /08, G 06 F 3/153 шифратор, два генератора тактовых импульсов„два блока сравнения, два трйггера, четыре элемента задержки, 13 блоков элементов И, пять элементов И, четыре блока элементов ИЛИ, четыре элемента ИЛИ.

26-3-44-8-33-46-13-36-12-1-45-7-32-46, 27-445, 29-19-49-10-46, 49-20-26, 20-29-6-31-46, 20-27, 20-43-49, 20 30-18 23-1-44, 21-39-48.42-14-15-20, 15-14, 16-42, 21-40-22-48, 30-4713, i5-50-35-47, 15-31, 15-32, 15-33, 15-34, 20-40, 20-28-5-2-9-34-46, 13-38-11-37-10, 5025, 50-51- l3, 50-25-38, 17-41-51, 41-24-36, 11-2, 15-2, 11-35, 15-6, 15-7, 15-8, 15-9, 21

21-27, 21-26. 1 ил.

Позициями с 52-57 обозначены соответственно с первого по шестой информационные входы, с 58-т60 — с первого по ф третий управляющие входы, 61 и 62 — первый и второй управляющие выходы, а 63— информационный выход устройства.

Вычислитель 1 предназначен для вычисления значений sin cos углов поворота (Я изображений вокруг осей Х и Z в режиме . д слежения по формулам, приведенным в опи- Ср сании устройства-прототипа, Вычислительный блок 2 предназначен для вычисления значениййт и сср угла поворота изображения вокруг оси в соответствии со следующими выражениями

cosP — сов аз сов ру — з1п акз п гоу, — в з1пр — (:os a*sin pv — sin а*сов ру, где

i 751 805 где Sil — элементы резу,ьтирующей матрицы S: sin ф„и cos ф„— соответствующие тригонометрические функции, определяемые управляемым значением угла поворота вокруг оси У, поступающим на вход устрой- 5 ства 54, Вычислители 1 и 2 могут быть реализованы в виде микропроцессоров, программно выполняющих данные преобразования информации или спецвычислителей для an- 10 паратной реализации указанных математических соотношений.

Умножитель 13 предназначен для выполнения операции перемножения матриц и умножения матрицы на вектор. 15

Синусно-косинусные преобразователи информации 3 — 5 предназначены для вычисления значений sin и соз по входящему значению угла р, Блоки 6 — 11 памяти предназначены для 20 упорядоченного хранения значений элементов матриц размером 4х4. В исходном состоянии в блоках памяти хранятся значения единичных матриц, Устройство работает следующим обра- 25 зом.

В исходном состоянии в блоках 6-9 памяти хранятся элементы единичных матриц, а в блоках 10, 11 памяти хранятся элементы результирующей матрицы преобразования, 30 полученные в предшествующем цикле изменения ракурса наблюдения или при начальной установке ракурса, Триггеры 20 и

21 находятся в нулевом состоянии и единичный сигнал с инверсного выхода триггера 35

20 разрешает прохождение информации о текущих координатах (Х)ь отображаемых обьектов через блок 30 элементов И и блок

47 элементов ИЛИ на первый информационный вход умножителя 13, Этим же сигна- 40 лом с инверсного выхода триггера 20 разрешается прием управляющего сигнала начала установки нового ракурса наблюдения на вход 60 и прохождение тактовых импульсов с выхода генератора 17 через 45 элементы И 41 и ИЛИ 51 на управляющий вход умножителя 13. Импульсы с генератора 17 определяют периодичность выполнения операции умножения входящего вектора Х на результирующую матрицы Sp, 50 хранящуюся в блоке 10 памяти, связанном со вторым информационным входом умножителя 13 через блок элементов 46 ИЛИ.

При этом частота следования импульсов с выхода генератора 17 должна быть соrnaco- 55 вайа с частотой поступления информации о текущих координатах Х, Результат перемножения )Г *Sp поступает в регистр 12 через блок 36 элементов

И. Разрешением на выдачу результата перемножения в регистр 12 является сигнал генератора 17, задержанный на элементе 24 задержки на время перемножения операндов в умножителе 13. Выход регистра 12 непосредственно связан с информационным выходом устройства 63.

При изменении ракурса наблюдения на информационные. входы 52 — 55 поступают соответственно значения рх у ру,, 0

=(Dx, Dy, Dz), определяющие параметры нового ракурса наблюдения, Укаэанные данные могут поступать, например, с пульта ввода информации оператора. Процесс установки нового ракурса начинается после поступления управляющего сигнала на вход

60 устройства, По этому сигналу триггер 20 через элемент 43 И и элемент 49 ИЛИ устанавливается в единичное состояние. Тем самым запрещается прохождение информации через блок 30 элементов И и элемент 41 И и разрешается выдача информации о значениях уъ, о, ру через блоки

26, 27, 28 элементов И соответственно на входы синусно-косинусных преобразователей 3, 4 и 5, а информация о значении величин сдвигов 0 — через блок 29 элементов И на вход блока 6 памяти. Кроме того, сигналом с выхода элемента 49 ИЛИ осуществляется обнуление регистров блока 10 памяти и выдается осведомительный сигнал на выход 62 устройства. Значения 0 записываются в соответствующие ячейки (регистры) блока 6 памяти таким образом, что в нем формируется матрица вида

1,0 0 О

An= О 1 О О

0 О 1 0

-0, 0„-0, На выходах синусно-косинусных преобразователей 3-5 формируются значения з1п и cos соответствующих аргументов. Полученные значения с выходов преобразователей 3 и 4 поступают на информациойные входы блоков 7 и 8 памяти через соответствующие блоки 44 и 45 элементов. В результате в блоках 7 и 8 памяти будут сформированы следующие матрицы соответственно

cos sl npz О",Π— SiApz cos О О

A=О О 1 О

О 0 О 1

1 О О О

0 cosу, stn О

Ax = 0 — Sing cos р 0

0 0 0 1

Единичный сигнал триггера 20 через элемент 39 И (открытый единичным сигна1751805

cosô

A„= 0

- sinP

0 sin j3 0

1 0 0

0 cosP 0

0 0 1 . 50 где slnP, cosP вычисляются по формулам,. приведенным в описании назначения вычислителя 2.

По сигналу с пятого выхода дешифрато- 55 ра 15 открывается блок 34 элементов И и разрешается выполнение операции перемножения матриц умножителем 13 аналогично вышеописанному по сигналам с первого, второго и третьего выходов дешифлом с инверсного выхода тригера 21), элемент 48 ИЛИ разрешает прохождение тактовых импульсов гененатора 16 через элемент 42 И на счетный вход счетчика 14.

На выходах дешифратора 15 в зависимоси 5 от состояния счетчика 14 формируются единичные сигналы, управляющие работой устройства в режиме вычисления значений результирующей матрицы преобразования

Sp, 10

По первому сигналу дешифратора 15 разрешается прохождение информации из блока 6 памяти на первый информационный вход умножителя 13 (через блок 46 элементов ИЛИ). Этим же сигналом дешифратора 15 разрешается поступление на второй информационный вход умножителя элементов результирующей матрицы S p, хранящейся в блоке 11 памяти (через блок 35 элементов И и блок 47 элементов ИЛИ). Кроме того, этот 20 же сигнал дешифратора является управляющим сигналом, инициирующим запуск работы умножителя 13 (через элементы 50 и 51

ИЛИ). Результат перемножения Sp * Ао с выхода умножителя через блок 38 элемен- 25 тов И, открытый задержанным на элементе

25 задержки сигналом с первого выхода дещифратора 15, записывается в блок 11 памяти. По поступлении сигналов со второго и третьего выходов дешифратора 15 произво- 30 дятся аналогичные преобразования информации, в результате которых в блоке 11 памяти будет сформирован результат перемножения Яр* Ao* Az* Ax, По сигналу с четвертого выхода дешиф- 35 ратора инициируется работа вычислителя 2, на первый информационный вход которого поступают эначенйя sin py u cos py с выхода преобразователя 5, а на второй информационный вход вычислителя 2 поступают 40 значения Sa>, Язз результирующей матрицы из блока 11 памяти. В результате работы вычислителя 2 в блоке 9 памяти будет сформирована матрица видаратора 15. В результате этого в блока 11 памяти будет сформирован результат перемножения Sp* Ар *Ау * Ах* Ау. Содержимое блоки 11 памяти представляет собой новое значение результирующей матрицы преобразования информации Sp.

По сигналу с шестого выхода дешифратора 15 производится стирание информации в блоках 6 — 9 памяти и формирование в них единичных матриц. По сигналу с седьмого выхода дешифратора разрешается за пись содержимого блока 11 памяти в блок

10 памяти через блок 37 элементов И. Этим же сигналом дешифратора производится сброс счетчика 14 и триггера 20. Тем самым запрещается прохождение тактовых импульсов генератора 16 и разрешается прием информации о текущих координатах Х объектов изображения через блок 30 элементов

И. Кроме того, разрешается прохождение тактовых импульсов генератора 17 через элемент 41 И и элемент 51 ИЛИ в качестве сигналов управления (запуска) умножителем 13. Таким образом, устройство вновь переводится в режим преобразования Sp текущих координат Х в соответствии с параметрами, задаваемыми вновь рассчитанной результирующей матрицы преобразования, При поступлении на управляЮщий вход

58 единичного сигнала (сигнала о переводе устройства в режим слежения) триггер 21 устанавливается в единичное состояние;

Единичным сигналом с прямого вйхода триггера 21 разрешается выполнение блоком 18 операции сравнения эталонны)< атрибутов R> объекта (точки) слежения с атрибутами объектов Кь поступающих на информационный вход 56 устройства, Такими атрибутами могут быть либо номера объектов, либо их координаты, либо и то и другое. При R» = R устройство продолжает осуществлять преобразование текущих координат Гв соответствии с параметрами, задаваемыми результирующей матрицы преобразования S p. В то же время нулевым сигналом с инверсного выхода триггера 21 осуществляется блокировка изменения информации о р< pz,, поступающей на информационные входы 52 и 53, Тем самым после выбора точки слежения оператор лишается возможности сканировать линией визирования по углам р< и Ъ, что исключает возможносгь визуальной потери им выбранной точки слежения до окончательного перевода устройства в режим слежения.

При поступлении на вход 56 информации об объекте (точке) с В -=Rt с выхода блока 18 снимается единичный сигнал, который выдается на управляющий выход 61 ус1751805 тройства. Этот же сигнал через элемент 23 задержки разрешает выполнение операции вычислителем 1. На информационные входы вычислителя 1 поступают значения величин смещения О и значения нового вектора координат объекта слежения Х, полученного в результате перемножения входящих координат объекта слежения Х на результйрующую матрицу преобразования

Sp. Время задержки распространения сигнала на элементе 23 определяется временем перемножения Х * Sp в умножителе 13 и записи результата в регистр 12.

Вычислитель 1 осуществляет расчет значений sin у4, созе . поступающих для запоминания в блок 7, и значений sin ф,, сов ф, поступающих для запоминания в блок 8 (соответственно через блоки 45 и 44 элементов ИЛИ). Информация о значениях sin у4,, sin 4,, поступающих на входы блока

19, используется для определения необходимости корректировки результирующей матрицы преобразования координат в режиме слежения. Так, если sin ф, =з!пф; =О, то точка слежения не изменила свое место-положение и необходимость корректировки отсутствует, В противном случае с выхода блока

19 сйимается единичный сигнал, поступающий через элемент 49 ИЛИ на установочный вход триггера 20 и переводит его в единичное состояние. Устройство переводится в режим изменения (корректировки) результирующей матрицы преобразования Sp, Одновременно запрещается прием входящей информации через блок 30 элементов И, о чем сообщается единичным сигналом на управляющий выход 62.

Сброс режима слежения осуществляется подачей единичного сигнала на управляющий вход 59 устройства.

Таким образом, устройство в режиме преобразования координат Х осуществляет их пересчет в соответствии с параметрами, задаваемыми результирующей матрицей и реобразования Sp. Изменение параметров преобразования может осуществляться рекуррентйо как при ручном изменении параметров ракурса при ручном наблюдения, зада ваемых значениями сдвигов точки наблюдения вдоль Соответствующих осей координат и поворотов изображения вокруг осей Х, Y, Z, так и автоматически при переводе устройства в специальный режим слежения за заданной (произвольной) точкой отображаемого процесса, При этом в устройстве осуществляется автоматическая компенсация неконтролируемого вращения изображения вокруг оси Y.

20 стей по ее представлению во многом зави25

35

50

5

Устройство обладает широкими функциональными возможностями и при этом обеспечивает высокую точность пересчета координат отображаемых объектов за счет исключения возможности неконтролируемого вращения отображаемых объектов вокруг оси, т.е. исключения "паразитного" крена изображения, что приводит к повышению качества информации, представляемой оператору, что приводит к принятию им более качественных и обоснованных решений.

Область применения такого устройства для вычисления координат практически не ограничена в рамках использования средств отображения информации в АСУ самого различного назначения, Наибольший эффект от внедрения такого устройства может быть получен в АСУ, где от качества отображаемой информации и возможносит алгоритм работы оператора такой АСУ.

Формула изобретения

Устройство для вычисления координат отображаемых объектов, содержащее с первого по пятый блоки памяти, с первого по третий синусно-косинусные преобразователи, с первого по одиннадцатый блоки элементов И, первый и второй блоки элементов

ИЛИ, с первого по четвертый элементы И, первый и второй элементы ИЛИ, первый и второй генераторы тактовых импульсов, первый и второй триггеры, регистр, с первого по третий элементы задержки, первый и второй блоки сравнения и первый вычислитель, первые входы соответственно первого — четвертого блоков элементов И являются с первого по четвертый информационными входами устройства; а вторые входы соединены с прямым выходом первого триггера, подключенным к первым входам первого и второго элементов И, инверсный выход первого триггера соединен с первыми входами третьего элемента И и пятого блока элементов И, второй вход которого является пятым информационным входом устройства, шестым информационным входом которого является первый информационный вход первого блока сравнения, второй информационный вход которого соединен с прямым выходом второго триггера, подключенным к первому входу второго элемента И, выход которого через первый элемент задержки подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, второй вход которого подключен к инверсному выходу второго триггера, соединенному с третьйми входами первого и второго блоков элементов И, выходы которых подключены соответственно к входам первого и второго

1751805

10 синусно-косинусного преобразователя, выходы которых подключены к первым входам соответственно первого и второго блоков элементов ИЛИ, вторые входы которых соединены соответственно с первым и вторым 5 выходами первого вычислителя, которые подключены к входам второго блока сравнения, выход которого соединен с первым входом второго элемента ИЛИ. выход которого соединен с установочным входом первого 10 триггера, вход сброса которого соединен с первым выходом дешифратора, подключенным к входу сброса счетчика, счетный вход которого соединен с выходом четвертого элемента И, первый вход которого подклю- 15 чен к выходу первого генератора тактовых импульсов, а второй вход — к выходу первого элемента ИЛИ, выход счетчика соединен с входом дешифратора, выход четвертого блока элементов И вЂ” с первым информаци- 20 онным входом первого вычислителя, управляющий вход которого соединен через второй элемент задержки с выходом первого блока сравнения, который является первым управляющим выходом устройства, 25 второй .информационный вход первого вычислителя соединен с выходом регистра, адресный вход первого и адресные входы второго и третьего блоков памяти соединены соответственно с выходами второго и 30 первого блоков элементов ИЛИ, выходы первого — четвертого блоков памяти подключены к первым входам соответственно шестого —. девятого блоков элементов И, выход второго генератора тактовых импульсов 35 соединен с вторым входом третьего элемента И, выход третьего блока элементов И подключен к входу третьего синусно-косинусного преобразователя, установочный вход и вход сброса второго триггера являют- 40 ся первым и вторым управляющими входами устройства, управляющий вход первого блока сравнения соединен с выходом пятоroблокаэлементов И, о тли ча ющеес я тем, что, с целью повышения точности уст- 45 ройства, оно содержит второй вычислитель, шестой блок памяти, двенадцатый и тринадцатый блоки элементов И, третий и четвертый блоки элементов ИЛИ, четвертый элемент задержки, пятый элемент И, третий 50 и четвертый элементы ИЛИ, выход третьго синусно-косинусного преобразователя соединен с первым информационным входом второго вычислителя, выход которого соеди55 нен с адресным входом четвертого блока памяти, второй — пятый выходы дешифратора соединены с вторыми входами с шестого по девятый блоков элементов И и входами третьего элемента ИЛИ, выход которого подключен к первым входам десятого блока элементов И и четвертого элемента ИЛИ, выход которого соединен с управляющим входом умножителя, первый и второй информационные входы которого подключены соответственно к выходам четвертого и третьего блоков элементов ИЛИ, выход умножителя — к первым входам одиннадцатого и тринадцатого блоков элементов И, вторые входы которых подключены соответственно к выходу третьего элемента И, соединенному с вторым входом четвертого элемента

ИЛИ, и выходу третьего элемента ИЛИ, выход тринадцатого блока элементов И соединен с входом шестого блока памяти, выход которого подключен к второму входу десятого блока элементов И, первому входу двенадцатого блока элементов И и второму информационному входу второго вычислителя, второй вход двенадцатого блока элементов И соединен с первым выходом дешифратора, шестой выход которого подключен к управляющим входам с первого по четвертый блоков памяти, а седьмой выход — к управляющему входу второго вычислите-,. ля, выход одиннадцатого блока элементов И подключен к входу регистра, выход которого является информационным выходом устройства, выход пятого блока элементов И соединен с первым входом четвертого блока элементов ИЛИ, второй вход которого подключен к выходу десятого блока элементов

И, первый вход йятого элемента И соединен с инверсным выходом первого триггера, второй вход является третьим управляющим входом устройства, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого подключен к адресному входу пятого блока памяти, управляющий вход которого подключен к выходу двенадцатого блока элементов И, выход пятого блока памяти соединен с первым входом третьего блока элементов ИЛИ, второй — пятый входы которого соединены с выходами соответственно с шестого по девятый блоков элементов И, инверсный выход первого триггера является вторым управляющим выходом устройства.

Составитель И,Загинайко

Редактор А.Долинич .Техред М.Моргентал . Корректор Н, Ревская

Заказ 2695 Тираж .. Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно- издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101