Многофункциональный логический модуль

 

Изобретение относится к импульсной технике и микроэлектронике и предназначено для реализации симметричных булевых функций п переменных. Цель изобретения - упрощение конструкции многофункционального логического модуля. 7Многофункциональный логический модуль, реализующий симметричные булевы функции п переменных, содержит выполненные на МОП-транзисторах п НЕ 6.) -6 9 и п линеек логических элементов 2-2И-2ИЛИ-НЕ/2- 2ИЛИ-2И-НЕ. 1i-15, 2i-24, . 4i-42,5. Сложность модуля по числу МОП-транзисторов составляет s 2,5 n (n + t) + 2 п. Многофункциональный логический модуль работает следующим образом. Нз П информационных шин поступают двоичные переменные xi,x2хп;нап+1 настроечные шины - сигналы настройки n0.ni,...,rin, значения которых принадлежат множеству {0, 1}; на выходной шине реализуется симметричная булева функция F F(xi,X2хп), определяемая вектором настройки n(F) (n0,ninn). 1 табл., 4 ил. сл с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 19/094

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4817896/21 (22) 23,04.90 (46) 07,08,92, Бюл. N 29 (72) Л. Б. Авгуль, В. П. Супрун, С. М; Терешко и Ю. Ф. Вашкевич (56) Авторское свидетельство СССР

М 1637020, кл. Н 03 К 19/094, 12.09.89, Авторское свидетельство СССР

М 1598161, кл, Н 03 К 19/094, 16,06.89, (54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ (57) Изобретение относится к импульсной технике и микроэлектронике и предназначено для реализации симметричных булевых функций и переменных. Цель изобретения — упрощение конструкции многофункционального логического модуля.

7т

„„5U„„1753589 А1

Многофункциональный логический модуль, реализующий симметричные булевы функции и переменных, содержит выполненные на МОП-транзисторах и HE 6> — 6 в и и линеек логических элементов 2 — 2И-2ИЛИ-НЕ/22ИЛИ вЂ” 2И вЂ” НЕ. 11-1Б, 21-24. 31-3з, 41 — 42,5.

Сложность модуля по числу МОП-транзисторов составляет s = 2,5 и (n + 1) + 2 и. Многофункциональный логический модуль работает следующим образом. На и информационных шин поступают двоичные переменные x>,õã,...,хл, íà n+ 1 настроечные шины — сигналы настройки по,n1,...,nn, значения которых принадлежат множеству (О, 1); на выходной шине реализуется симметричная булева функция Р = F (x1,х2,...,xn), определяемая вектором настройки n(F) - (по,n>,...,nn).

1 табл., 4 ил.

1753589

Изобретение относится к импульсной технике и микроэлектроники и предназначено для вычисления симметрических булевых функций (с.б.ф,) и переменных..

Цель изобретения — упрощение многофункционального логического модуля.

Многофункциональный логический модуль содержит п информационных шин, n+

1 шин настройки, одну выходную шину, две шины питания, и линеек логических ячеек и выполненные на МОП-транзисторах п элементов НЕ. Причем I-я (I = 1,2„...n) линейка содержит и- i+1 логических ячеек, j-я O = 1,2) настроечная шина 1-й логической ячейки первой линейки соединена с (i+j-1)-й шиной настройки модуля, a j-я настроечная шина

k-й логической ячейки 1-й линейки (k =

1,2„...n-!+1; I =. 2,3,...,n) соединена с выходной шиной (k+j-1)-й логической ячейки(! — 1)-й линейки, Выходная шина логической ячейки и-й линейки соединена с выходной шиной модуля. Вторая информационная шина логических ячеек з-й (s = 2р-1; р = 1,2, „In/2) линейки соединена с s-й информационной шиной модуля, а первая информационная шина логических ячеек ч-й (ч = 2t; г =

1,2,...,п-ln/2) линейки соединена с ч-й информационной шиной модуля.. Входная шина i ãî элемента НЕ соединена с 1-й информационной шиной модуля, выходная шина s-го элемента НЕ соединена с первой информационной шиной логических ячеек з-й линейки, а выходная шина ч-го элемента

НЕ соединена с второй информационной шиной логических ячеек v-й линейки. Логические ячейки s-й линейки представляют собой выполненные на МОП-транзисторах элементы 2-2И-2ИЛИ-НЕ, логические элементы v-й линейки представляют собой выполненные íà MOll-транзисторах элементы

2 — 2ИЛ И-2И-НЕ, На фиг, 1 представлена схема модуля при n = 5; на фиг. 2-4 — соответственно варианты выполнения на МОП-транзисторах элементов 2 — 2И-2ИЛИ-НЕ, 2-2ИЛИ—

2И вЂ” НЕ и НЕ.

При n = 5 (фиг. I) модуль содержит выполненные на МОП-транзисторах п = 5 элементов 2-2И вЂ” 2ИЛИ-HE первой линейки

1>-1s, п — 1 = 4 элемента 2 — 2ИЛИ вЂ” 2И-HE второй линейки 21-24, и-2 - 3 элемента 2-2И2ИЛИ вЂ” НЕ третьей линейки 31 — Зз, n— - 3 = 2 элемента 2-2ИЛИ вЂ” 2И-HE четвертой линейки 41 и 42, один элемент 2-2И-2ИЛИ вЂ” НЕ пятой линейки 5, n = 5 элементов HE 6„— 65, n = 5 информационных шин 71 —.75, и+1 = 6 шин настройки 8 — - 8s, одну выходную шину

9.

Элемент 2-2И-2ИЛИ-НЕ (фиг, 2) выполнен на четырех переключательных 1013 и одном нагрузочном 14 транзисторах. включенных между шинами 20 и 21 питания.

Первая 15, вторая 16, третья 17 и четвертая

18 входные шины элемента соединены соответственно с затворами транзисторов 10, 12, 11 и 13. Выходная шина 19 соединена с истоком транзистора 14 (со стоками транзисторов 10 и 12).

Элемент 2-2ИЛИ-2И-HE (фиг. 3) вы10 полнен на четырех перекпючательных 22-25 и одном нагрузочном 26 транзисторах, включенных между шинами 32 и 33 питания.

Первая 27, вторая 28, третья 29 и четвертая

ЗО входные шины элемента соединены соответственно с затворами транзисторов 22, 24, 23 и 25. Выходная шина 31 соединена с истоком транзистора 26 (со стоками транзисторов 22 и 23).

Элемент НЕ (фиг. 4) собран на одном переключательном 34 и одном нагрузочном

35 транзисторах, включенных между шинами 38 и 39 питания. Входная шина 36 эле20 одним иэ рабочих чисел функции F, и, кроме того, имеет место

F - npFn v n>F вч...vnnF n. о 1 п

Следовательно, определение компонентов вектора настройки n(F) сводится к нахождению таких э,с.б.ф., дизьюнкция двоичных номеров которых совпадает с двоичHblM номером реализуемой функции F.

55 мента соединена с затвором транзистора

34, выходная шина 37 соединена с истоком транзистора 35 (со стоком транзистора 34).

Многофункциональный логический мо25 дуль работает следующим образом.

На информационные шины 7l-7s поступают двоичные переменные х„-хд соответственно, на настроечные шины 8„-8 — сигналы настройки n -nq соответственно, 30 значения которых принадлежат множеству (О, 1}; На выходной шине 9 реализуется с,б.ф. F = F(xy, xz, хз, х4, хь). определяемая вектором настройки n(F) = (по, nl, nz, пз, п4, n5).

35 Поясним алгоритм настройки модуля.

Пусть с.б.ф. F существенно зависит от и переменных х1,х,...,xn и пусть а1,а2,".,Br — рабочие числа фуйкций F, где 0 « r S п+1. Если

e = 1„то такая с.б.ф. F называется элемен40 тарной (или фундаментальной) с.б.ф. (э.с.б.ф.) и обозначается через F n. Известно, что произвольная с.б.ф. п переменных F может быть однозначно задана (и+1)-разрядным двоичным кодом n(F) = (по,,п1„...nn), 45 где п — значение функции F на (любом) наборе значений и переменных, содержащих ровно t единиц(t = 0,1...„n). Очевидно, что п1

= 1 тогда и только тогда, когда t совпадает с

1753589

Пример. Определим вектор настройки модуля на реализацию с.б.ф. F - F(x1, х2, хз, х4, х5) > где F = х1х2хз(Х4чх5)ч(х1х2хзч х1Х2хзч х1х2хз) ч

V (X4VX5)V(X1XQX3VX1X2X3VXiX2X3) (X4X5VX4X5)V

Y Х1Х2ХЗ (X4XQX4XS). 5

Заданную с.б.ф. F можно представить в виде

F= A0F 5чп1Е 5чп2Е чпзР 5vn4F 5YA5F g.

Причем двоичные номера N ь...N 5 э.с,б.ф F 5...F s имеют вид:

N 5 = (1000 0000 0000 0000 0000 0000

0000 0000);

N в = (0110 1000 1000 0000 1000 0000

0000 0000);

N25 = (0001 0110 0110 1000 0110 1000 15

1000 0000);

И 5 = (0000 0001 0001 0110 0001 0110

0110 1000);

N 5 = (0000 0000 0000 0001 0000 0001

0001 0110); . - 20

Ч = (0000 0000 0000 0000 0000 0000

0000 0001). . Нетрудно установить, что с.б,ф. Р имеет двоичный номер

NF = (0111 1110 1110 1001 1110 1001 25

1001 0110).

Очевидно, что N< = N gVN gVN ь . или

F=F 5ЧЕ 5VF 5

Тогда вектор настройки модуля на реа- 30 лизацию с.б.ф. F имеет вид

A(F) = (0,1,1,0,1,0).

Следовательно, сигналы логического нуля должны быть поданы на первую 81, четвертую 84 и шестую 8g настроечные ши- 35 ны,сигналы логической единицы — на вторую

82, третью 8з и пятую 8s настроечные шины модуля, Достоинством многофункционального логического модуля является простая конст- 40 рукция. Сложность модуля по числу МОПтранзисторов может быть рассчитана по формуле:

s = 2,5п (n+1) + 2п (1)

Сложность прототипа по числу МОП- 45 транзисторов определяется формулой

spp. = 4п(п+1) (2)

8 (1) учтено, что элемент 2 — 2И-2ИЛИНЕ/2-2ИЛИ-2И-НЕ требует для своей реализации пять МОП-транзисторов, а элемент 50

Н Е вЂ” два МОП-транзистора.

8 (2) предполагается, что двухвходовый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ строится на пяти МОП-транзисторах. а двухвходовый элемент И вЂ” на трех МОП-транзисторах.

Сравнительная оценка сложности многофункционального логического модуля и модуля-прототипа, полученная из (1) и (2), представлена в таблице.

Формула изобретения

Многофункциональный логический модуль, содержащий n (n — количество аргументов реализуемых симметрических булевых функций) информационных шин, и+1 шин настройки, одну выходную шину, две шины питания, и линеек логических ячеек, i-я (i = 1,2,...,п) из которых содержит ui+1 логических ячеек, причем j-я 0 - 1,2) настроечная шина l-й логической ячейки первой линейки соединена c(l+j-1)-й шиной настройки модуля, j-я настроечная шина k-A логической ячейки I-й линейки (k - 1,2,...,Ai+1, I = 2,3...,A) соединена с выходной шиной (k+j-1)-й логической ячейки (1-1)-й линейки, выходная шина логической ячейки и-й линейки соединена с выходной шиной модуля, вторая информационная шина логических ячеек s-й (s = 2р-1, р - 1,2,...,Ь/2) линейки соединена с s-й информационной шиной модуля, первая информационная шина логических ячеек v-й (v = 2г, r - 1,2„...n-ln/2) линейки соединена с v-й информационной шиной модуля, отличающийся.тем, что, с целью упрощения он содержит выполненные на МОП-транзистораx и элементов

НЕ, входная шина i-ro из которых соединена с l-й информационной шиной модуля, выходная шина s-ro элемента HE соединена с первой информационной шиной логических ячеек s-й линейки, выходная шина ч-го элемента HE соединена с второй информационной шиной логических ячеек ч-й линейки, логические ячейки s-й линейки представляют собой выполненные на МОП-транзисторах элемента 2-2И-2ИЛИ-НЕ, логические ячейки v-й линейки представляют собой выполненные на МОП-транзисторах элемента

2-2ИЛИ вЂ” 2И вЂ” HE.

1753589

Фиг.2

Составитель В,Супрун

Техред М.Моргентал Корректор Н.Слабодяник

Редактор M.Áëýíàð

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101

Заказ 2774 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5