Элемент с тремя состояниями

 

Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах на базе КМДП-технологии. Цель изобретения - повышение надежности устройства. Это достигается путем устранения паразитного тиристорного эффекта. Элемент содержит р-канальные 1 - 4 и п-канальные 5-8 МДП-транзисторы, шину 9 питания, шину 11 выходного сигнала, шину 12 управляющего сигнала , шины прямого 15 и инверсного 16 входных сигналов, клемму 19 источника смещения подложки, конденсаторы 17 и 18. Введение шины 16, п-канальных МДП-транзисторов 13 и 14 и конденсаторов 17 и 18 позволяет осуществлять заряд шины 11 через МДП-транзистор 6„ В результате шина 11 связана тллько с п -областями транзисторов 5 и 6, что исключает возможность возникновения паразитного тиристорного эффекта в этом узле. 1 ил. 3 /

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК щ) Н 03 К 19/094

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . N ASTOPCKOMV авйцатиЛЬСтаМ

1 (21) 4667966/21 (22) 16.02.89 (46) 30.05.91. Бюл. У 20 (71) Ленинградское производственное объединение "Электронприбор" (72) 10.В.Беленький,;Г.И.Берлинков и М.Г.Каминский (53) 621.374 (088.8) (56) Авторское свидетельство СССР

Р 725235, кп. Н 03 К 19/08. 1980. (54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ .(57) Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах на базе с

КМДП-технологии..Цель изобретенияповышение надежности устройства, Это достигается путем устранения,;SU„, 1653151- A 1

2 параэитного тиристорного эффекта.

Элемент содержит р-канальные 1 — 4 и Il-êàíàëüíûå 5 — 8 МДП-транзисторы, шину 9 питания, шину 11 выходного сигнала, шину 12 управляющего сигнала, нины прямого 15 и инверсного 16 входных сигналов, клемму 19 источника смещения подложки, конденсаторы

17 и 18. Введение шины 16, п-канальных МЛП-транзисторов 13 и 14 и конденсаторов 17 и 18 позволяет осуществлять заряд шины 11 через МДП-транзистор 6. В результате шина 1 1 связана только с и -областями транзисторов 5 и 6, что исключает возмож ность возникновения параэитного тири. сторного эффекта в э том узле. 1 ил.

1653151

Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах (ИС) на базе

-КМДП--.åõíîëîãèè.

Цель изобретения - повышение надежности устройства за счет устранения параэитного тиристорного эффекта и уменьшение площади, занимаеI мой элементом на кристалле ИС.

На чертеже представлена схема пр едложенного элемента с тремя состояниями °

Элемент содерллт четыре р-канальных 1 - 4 и четыре и-канальных 5 - 8 транзистора, истоки транзисторов 1 и

2 соединены с ниной 9 источника питания, истоки транзисторов 5 7 и 8 соединены с общей шиной 10, сток транзистора 6 соединен с шиной 9 источника питания, его исток — со стоком транзистора 5 и с шиной 11 выходного сигнала, а затвор - со стоками транзисторов 3 и 7,, затвор транзистора 5 соединен со стоками транзисторов 4 и 8, затворы транзисторов 1 и 2 подключены к шине 12 управляющего сигнала и истокам транзисторов 3 и 4, сток транзистора 1 соединен с затворами транзисторов 3 и 7 и стоком пятого и-канального транзистора 13, сток транзистора 2 соединен с затворами транзисторов 4 и 8 и стоком шестого и-канального транзистора 14, затворы и истоки транзисторов 13 и 14 перекрестно соединены и подключены к шинам прямого 15 и инверсного 16 входных сигналов, конденсатор 1! включен между истоком и затвором транзистора 3, конденсатор 18 - между истоком и затвором транзистора 4, подложки р-канальных транзисторов 1 - 4 подключены .к клемме 19 источника смещения подложки.

Схема работает следующим образом.

В режиме подготовки (восстановления) шины прямого 15 и инверсного 16 входных сигналов заряжены до величины напряжения источника питания (Е).

На шине 12 управляющего сигналапотенциал общей шины 10. Затворы рканальных транзисторов 3 и 4 и иканальных транзисторов 7 и 8 заряжены до напряжения E через открытие р-канальные транзисторы 1 и 2. При этом р-канальные транзисторы 3 и 4 закрьгты„ а и-канальные 7 и 8 открыты и затворы выходных и-канальных транзисторов 5 и 6 разряжены до потенциала общей шины 10. Шина 11 выходного сигнала находится в состоянии с высоким импедансом.

После установления логических уровней напряжения на шинах 15 и 16 соответствующие уровни устанавливаются на затворах транзисторов 3 и 7, 4 и 8. Пусть, например, на шине

15 прямого входного сигнала установился уровень "0", тогда на шине 16 инверсного входного си нала - уровень

"1". Соответственно на затворах транзисторов 3 и 7 также установится уровень "0", а на затворах транзисторов 4 и 8 - уровень "1". При этом и-канальные транзисторы 13 и 8 и рканальный транзистор 3 оказываются открытыми, а и-канальные транзисторы

14 и 7 и р-канальный транзистор 4закрытыми. После этого на шине 12 управляющего сигнала появляется высокий уровень напряжения (примерно

25 .равный удвоенному напряжению питания). р-Канальные транзисторы 1 и 2 закрываются, высокое напряжение через открытый р-канальный транзистор 3 поступает на затвор п-ка30 н ьн -и о транзистора 6, открывая его и на шине 11 появляется напряжение источника питания. р-Канальный транзистор 4 остается закрытым, не смотря на высокий потенциал его истока, так как одновременно повышается потенциал его затвора через емкостную связь, осуществляемую конденсатором 18.

Транзисторы 1 и 2 необходимы для обеспечения в режиме восстановления полного напряжения питания в соответствующих узлах. Без этих транзисторов напряжение на затворах транзисторов 3 и 7, 4 и б.составило бы Еп - V», где Еп — напряжение источника питания, а V — пороговое . напряжение транзисторов 13 и 14.

Пониженное исходное напряжение на затворах транзисторов, 3 и 7, 4 и 8 привело бы к необходимости увеличения емкости конденсаторов 17 и 18 для обеспечения надежного запирания транзисторов 3 или 4 в рабочем режиме.

В случаях же использования в качесте конденсаторов 17 и 18 "бикапов" (если технология не позволяез формировать слой диффузии под поликремниевой обкладкой конденсатора) 5 16531 51!

О !

30 пониженного напряжения может не хватить для нормальной передачи перепада напряжения на шине 12 в узлы затворов транзисторов 3 и 7, 4 и 8.

Уровень "О" на одной из групп затворов транзисторов 3 и 7 или 4 и 8 в рабочем режиме обеспечивается выбором соотношения между крутизной транзисторов 1 и 13, а также 2 и 14.

Переход в третье состояние происходит при одновременном сбросе потенциала управляющей шины 12 до потенциала общей шины и установлении высокого уровня напряжения на входных шинах 15 и 16. Транзисторы 13 и 14 в рабочем режиме выполняют функции, аналогичные функциям проходных (отсекающих) транзисторов в динамических повторителях. Они позволяют уменьшить емкость узла, в который производится емкостная передача, отсекая этот узел от значительной емкости входной шины и позволяя тем самым уменьшить величину передающего конденсатора, Одновременно с помощью транзисторов 13 и 14 достигается и вторая цель — отделение КИОП узлов формирователей входных сигналов от узлов затворов транзисторов 3 и 7, 4 и 8, в одном иэ которых в рабочем режиме формируется напряжение выше напряжения питания. В противном случае повышенное напряжение, попадая на стоки р-канальных транзисторов КМОП

35 узлов формирователей входных сигналов, вызывает паразитное открывание этих транзисторов.

Подложки всех р-канальных тран- 40 зисторов подключены к выходу встроенного генератора смещения подложки (используемому для защиты БИС от паразитных эффектов), который вирабатьвает напряжение вышее, чем напряжение питания, достаточное для запирания диодов подложка — сток (или исток). р-канальных транзисторов при подаче управляющего сигнала по шине 12.

Возможно также подключение подложек р-канальных транзисторов к внешнему источнику смещения подложки.

Как видно из сказанного, шина 11 выходного сигнала связана только с

nÏ областями и-канальных транзисто55 ров 5 и 6, что исключает возможность возникновения паразитного тиристорного эффекта в этом узле и повышает надежность ИС.

Кроме того, появляется возможность объединения истоковой и области транзистора б со стоковой и" областью, транзистора 5 при топологической реа- . лизации элемента с тремя состояниями и, соответственно, уменьшения при этом площади, занимаемой элементом на кристалле ИС.

Формула изобретения

Элемент с тремя состояниями, содержащий по четыре р-канальных и и-канальных транзистора, шины прямого входного, выходного и управляющего сигналов и шины источника питания, причем истоки первого и второго рканальных транзисторов соединены с шиной питания, истоки первого, третьего и четвертого и-канальных транзисторов — с общей шиной, а сток первого и-канального транзистора— с выходной шиной, о т л и ч а ю— шийся тем, что, с целью повышения надежности и уменьшения площади, занимаемой элементом на кристалле интегральной схемы, в него введены шина инверсного входного сигнала, пятый и шестой п-канальные транзисторы и два конденсатора, причем сток второго и-канального транзистора соединен с шиной питания, его истокс выходной шиной, а затвор - со стбками третьих р- и и-канальных транзисторов, затвор первого и-канального транзистора соединен со стоками четвертых р- и и-канальных транзисторов, затворы первого и второго р-канальных транзисторов подключены к шине управляющих сигналов и истокам третьего и четвертого р-канальных транзисторов, сток первого р-канального транзистора соединен с затворами третьих р- и и-канальных транзисторов и стоком пятого и-канального транзйстора, сток второго р-канального транзистора соединен с затворами четвертых р- и п-канальных транзисторов и стоком шестого и-канального транзистора, затворы и истоки пятого и шестого и- канальных транзисторов перекрестно соединены и подключены к шинам прямого и инверсного входных сигналов, первый и второй конденсаторы включены между истоками и затворами третьего и четвертого р-канальных транзисторов соответственно, а подложки р-канальных транзисторов подключены к клемме источника смещения подложки,