Сигнатурный анализатор

 

Изобретение относится к вычислительной технике и может использоваться в системах тестового диагностирования цифровых объектов. Цель изобретения - повышение достоверности контроля. Анализатор обеспечивает формирование непосредственно в ячейках блока оперативной памяти при секционировании адресного пространства не только сигнатур, но и различных псевдослучайных тестовых наборов, в которых каждый последующий тестовый набор отличается от предыдущего модификацией только одного разряда. 1 з.п, ф-лы, 3 ил , 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1756890À 1 (5|)5 6 06 F 11/00 5c

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4786995/24 (22) 28,11,89 (46) 23,08.92, Бюл. N. 31 (71) Вологодский политехнический институт (72) А.Н.Андреев, А,М,Водовозов, В.Н.Лабичев и П.В;Малинов (56) Авторское свидетельство СССР

|ч.. 1478220, кл. G 06 F 11/00, 1987. . (54) СИГНАТУРНЫЙ АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и может использоваться в.сисИзобретение относится к вычислитель" ной технике и может быть использовано для контроля и диагностики цифровых устройств.

Целью изобретения является повышение достоверности контроля.

На фиг.1 приведена схема анализатора; на фиг.2 —; на фиг.3 — временные диаграммы работы блока уп : равления в рабочих режимах.

Сигйатурный анализатор содержит блок 1 управления, счетчики 2 и 3, мультиллексоры 4-7, счетчик 8, триггер 9, счетчик

10, блок 11 оперативной памяти, блок 12 . постоянной памяти, шинный формирователь 13, регистр 14, группу 15 элементов И, элемент И 16, группу 17 сумматоров по мо: дулю два, сумматор 18 по модулю два, регистр 19 с тремя состояниями выходов, группу 20 регистров, первый 21 и второй 22 входьгзадания режима, вход 23 пуска, группу адресных входов 24 анализатора, входы

25 задания длйтельности окна измерений, входы 26 задания количества анализируемых последовательностей, группу 27 входов начальной установки, третий вход 28 зада2 темах тестового диагностйрования цифровых обьектов, Цель изобретения — повышение достоверности контроля. Анализатор обеспечивает формирование непосредственно в ячейках блока оперативной памяти при секционировании адресного пространства не только сигнатур, но и различных псевдослучайных тестовых наборов, в которых каждый последующий тестовый набор отличается от предыдущего модификацией только одного разряда. 1 з.п, ф-лы, 3 ил., 1 табл. ния режима, группу информационных в дов 29, группу информационных входов/ ходов 30, группу выходов 31, вход начальной установки.

Блок 1 управления (фиг.2) содержит генератор 33 импульсов, формирователь 34 импульса, элемент И 35, .элемент ИЛИ 36, элемент 37 задержки, счетчик 38, узел 39 постоянной памяти и регистр 40.

Адресное пространство блока 12 разделено на три банка, В первом банке памяти по разрядам первой группы содержатся бинарные коэффициенты порождающих характеристик полиномов (3) степени л и, различные по различным адресам, По разрядам второй группы содержится единичная информация, Во втором банке па разрядам первой группы реализуется функция типа "Один из и" ° по разрядам второй группы — функция типа "Один из (р-n) с инверсией".

В третьем банке по разрядам первой группы содержатся бинарные коэффициенты порождающих характеристик полиномов

1756890 (3) степени а и, различные либо одинаковые банке блока 11 формируется импульс СЗ на по различным адресам, По разрядам второй . входе 27. что позволяет продублировать ингруппы содержится единичная информа- формацию, заносимую в ячейки второго банка, в соответствующих регистрах 20. ИнУзел 39 в блоке 1 программируется в 5 формация, записанная во втором банке и соответствии с таблицей, продубпированная в выходных регистрах, Анализатор работает следующим обра- является начальными условиями формируемых тестовых наборов.

В анализаторе предусмотрены следу|о- —: Для записи начальных условий в,третий щие режимы работы: режим задания на- 10 банкблока11Ап1+1=0,Am+2=0.Дальнейшие чальнь1х условий, четыре рабочих режима и условия аналогичны вышеописанным. Данрежим вывода первичной диагностической ные, записанные в ячейках третьего банка, информации, являются начальными условиями формируПосле включения питания состояние емых сигнатур. "элементов схемы неопределенное, однако в 15 Сигналы на входах анализатора как в конечном итоге триггер 9 устанавливается в режиме задания начальных условий, так и в нулевое состояние, если он не оказался в остальных режимах наиболее целесообразэтом состоянии сразу после включения пи- но формировать с помощью управляющей тания. Нулевой уровень сигнала с выхода ЭВМ, в соответствии со стандартными flpQтриггера 9 поступает на вход блока 1, запре- 20 токолами обмена. щая прохождение импульсов с генератора После записи данных в банки блока 11

33 на тактовый вход счетчика 38 и на вход на входах счетчиков 2, 3 и 8 устанавливаютразрешения регистра 40, переводя выходы ся коды К, X и У, сопровождаемые синхропоследнего в третье состояние, что исклю- импульсами Кк, Cx„CY. Функциональное чает влияние блока 1 на остальные эпемен- 25 назначение записанных кодов различно для ты схемы анапизато а, напизатора, различных режимов работы и поясняется

Ка 7-м и 8-м выходах блока 1 устанавли- при описании рабочих ре>кимов. ваются нулевые уровни сигналов, которые. Во всех рабочих режимах сигнал на вхопоступают на адресные входы мультиплек- де28единичный. Мультиплексор7работает сора 6, чем обеспечивается адресация к 30 в режиме передачи информации с второй ячейкам блока 11 с помощью счетчика 2, группы входов на выходы.

В режиме задания начальных условий .. Первый рабочий режим: Е1 =1(вход21), на входе 28 устанавливается нулевой уро- Е2 = 1 (вход 22). Названными сигналами вень сигнала. Мультиплексор 7 работает в заблокированы режимы счета счетчиков 2 и режиме передачи информации с первой 35 10. Мультиплексоры 4 и 5 передают инфоргруппы входов на выходы, мацию с вторых входов на выходы, Кодом К

Для записи начальных условий в пер- определен адрес ячейки в первом банке выйбанкблока11устанавливаютсясигналы блока 11, в которой формируется базовая

А +1 = 0, Am+2 = 0 на входах первой группы псевдослучайная последовательность, повходов мультиплексора 7. Модификация со- 40 рождаемая характеристиЧеским полино стояний счетчика 2 осуществляется путем мом, бинарные коэффициенты которого изменения кода К на входах 24, сопровож- - размещены в одноименной ячейке блока 12. даемого нулевым синхроимпульсом Cy„ a o o Y определен номер одного из инфорвходе 27, Временная диаграмма сигналов мационных входов 29, сигнатура информаW/R, CSRAM на входах 27 аналогична их 45 ционной последовательности которого диаграмме в рабочих режимах при записи .формируется в ячейке с одноименным адреданных(фиг.3). Данные, записываемые в ад- . сом в третьем банке блока 11, Разностью ресуемые ячейки блока 11, устанавливаются максимального кода счетчика 3 и заданного на входах/выходах 30 анализатора. Данные кода Х (Xuaxc — Х) определена длительность (ненулевые), записанные в ячейки первого 50 цикла формирования сигнатуры. банка оперативной памяти, являются на- . Пуск анализатора осуществляется форчальными условиями для формирования мированием нулевого импульса на входе 23. базовых псевдослучайных последователь- Триггер 9 устанавливается в единичное состояние. Единичный сигнал с выхода триггеДля записи начальных условий во вто- 55 ра поступает на вход блока 1, В блоке 1 по рой банк блока 11 Am+ = О, Am+g = О. Даль; переднему фронту названного сигна а форнейшие действия аналогичны заданию .мирователь 34 вырабатывает короткий имначальных условий в первом банке, Допол- пульс, поступающий через элемент ИЛИ 36 нительно, после установки адреса и данных на вход сброса счетчика 38. Счетчик устапри задании начальных условий so втором навливается в нулевое состояние. Единич1756890

l ный уровень сигнала на входе блока 1 разрешает прохождение импульсов с генератора ЗЗ через элемент И 35 нэ тактовый вход счетчика 38 и далее через элемент 37 задер>кки на тактовый вход регистра 40, который переведен в рабочий режим нулевым сигналом на входе разрешения.

После первого тактового импульса на выходах блока 1 устанэвливэетсл комбинация управляющих сигналов в соответствии 10 с диаграммами (фиг.3). При этом сигналами

Am+1 = О, Am+2 = 0 осуществлена адресация к первым банкам памяти блоков 11 и 12, W/R = 1 обеспечивает режим чтения ячейки блока 11 с адресом К. Входы/выходы блока

11 в этом случае явллютсл выходами. Содержимое ячейки памяти устанавливается нэ выходах в момент установки нулевого уровня сигнала CSRAM. После второго тактового импульса нэ входе счетчика 38 содержимое: 20 ячейки памяти переписывается в регистр 14 импульсом С1, Сигналы с выходов регистра

14 проходятчерез элементы И 15, поразрядно мэскируемые бинарными коэффициента25 ми характеристического порождающего полиномэ и суммируются сум:1атором 18 по модул ю два. Резул ьтат действия уста нэвливэетсл нэ первом входе шинного формирователя 13, нэ остгльные входы

30 которого поступает информация с выходов регистра 14 с единичным сдвигом, обусловленным схемой соединения информэцион-.

Hblx линий, После третьего тактового импульса сигнал И/R = 0 обеспечивает режим записи блока 11. Сигнал CSBO =-0 обес35 печивает режим передачи шинного формирователя.

После четвертого тактового импульса нулевым сигналом CSRAM осуществляется

40 запись в ранее адресованную ячейку первого банка блока 11 информационного сигнала с выходов шинного формирователя 13.

При этом содержимое младшего разряда ячейки памяти равно результату суммирования по модулю два ранее оговоренных сигналов, э содержимое остальных рэзрядов сдвинуто нэ один в сторону старших разрядов. Ийыми словами каждая многоразрядная ячейка первого банка блока 11

После пятого тактового импульсэ сигналами А +1 = 1, А+ = 0 осуществляется адресация к второму банку памяти. Сигналами

АО = 1, А1 = О выбирается второй канал адресации мультиплексора 6 и адресация к ячейкам второго банка памяти осуществляпредставляет собой регистр сдвига, в"кото- 50 ром. формируются базовые псевдослучайные последовательности, порождаемые различными характеристическими полином.ами. ется содержимым регистра 14, После шестого тактового импульса чйтаетсл содержимое ячейки памяти во втором банке и поступает поразрядно нэ входы группы 17 сумматоров, на другие входы которых поступает из блока 12 комбинация "Один из n", определяемая адресом во" втором банке памлти, В результате действия нэд укаэаннйми числами слово на выходах группы 17 суммируетсл по модулю два отличается от слова нэ первых входах групйы только в-одном разряде, После седьмого тактового импуль а названный результат переписывается импуль сом С2 в регистр"19- с тремя состояниями выходов. После восьмого импульса выбирается регистр 19 сигналом CSRG = 0 и зэписанное слово устанавливаетсл нэ его выходах, После девятого такта импульсом

СЗ нэзванное слово записывается в один из выходных регистров, 20, которому разрешена запись в соответствии с кодом "Один из (р-и) с инверсией" второй группы вы.;адов блока 12, Одновременно это слово зэписывается в ранее адресованную ячейку второго банка блока 11, Информация (тест-слово) с выходов регистров 20 поступает на входы контролируемого объектэ, При этом в каждом такте формирования теста иэменлетсл лишь один рэзряд тест-слова. Далее посг е десятого тактового импульса осуществлл,":тсл адресация к третьему банку памяти с1.гнэлами А, +1= 1, Am+2= 1. Сигналами АГ О, А1 = 1 включается третий канал адрес .ции мультиплексора 6 и адресация к ячейкэм в третьем банке осуществляется содержимым счетчика 8. . После одиннадцатого и двенадцатого тактовых импульсов содержимое эдресованной ячейке третьего банка блока 11 перейисывается в регистр 14 и, мэскируемое коэффициентами характеристического полинома, суммируется по модулю двэ с информэциоиным сигналом, поступающим с одного из информационных входов мультиплексорэ 8. Информационный сигнал с выхода мультиплексорэ 8 через элемент И 16, разблокированный по второму входу (5!6 = 1); поступает на последний вход сумматорэ 18.

После тринадцатото и четырнадцатого тактовых импульсов суммы по модулю два записывается в младший рэзрлд адресованной ячейки третьего банка блока 11, содержимое остальных разрядов сдвинуто нэ один в сторону старших рэзрядов, т.е. сигнатура формируется непосредственно в. ячейке третьего банка блока 11, После пятнадцатого тактового импульса формируется импульс С4, сбрэсывэющий в нулевое состояние счетчик 38 и через второй вход муль и1756890 плексора 4 поступающий на тактовый вход счетчика 3. Содержимое последнего увеличивается на единицу.

Процесс формирования в адресованной ячейке первого банка блока 11 следующего псевдослучайного кода, адресация содержимым этой ячейки к ячейке второго банка . памяти, формирование в ней нового Слово, отличающегося от предыдущего лишь в одном разряде, запись этого слова в один из выходных регистров 20 и формирование ре акции одного из выходов контролируемого объекта на тест-слово в виде сигнатуры в адресованной ячейке третьего банка блока

11 повторяется до момента переполнения

: счетчика 3. Импульс переполнения с выхода переполнения счетчика 3 через второй вход мультиплексора 5 поступает на вход сброса. триггера 9, устанавливает последний в нулевое состояние на выходе, чем блокируется прохождение импульсов с генератора 33 в блоке 1 на вход счетчика 38. Нулевой сигнал на выходе триггера 9 сигнализирует об . окончании цикла формирования сигнатуры.

В первом режиме путем модификации кода К и повторного пуска анализатора возможно раздельное получение сигнатур последовательностей одного из входов анализатора как реакций обьекта на все возможные псевдослучайные тесты, порождаемые различными базовыми псевдослучайными последовательностями, При модификации кода Y и повторном пуске возможно раздельное получение сигнатур последовательностей всех входов анализатора как реакций объекта на один из возможных псевдослучайных тестов, порождаемый одной из базовых псевдослучайных последовательностей. Модификацией кода X регулируется длительность цикла формирования сигнатуры, Второй рабочий режим: E1 = 0 (вход 21), Е2 = 1 (вход 22), Названными сигналами заблокирован режим счета счетчика 10. Мультиплексор 4 передает информацию с первого входа на .выход, мультиплексор 5 — с второго входа на выход. Во втором режиме разностью макси. мального кода счетчика 2 и кода К (Кмакс—

К) определяется количество характеристи-; ческих порождающих полиномов, участвую щих в синтезе псевдослучайного теста.

Произведение X (Кмакс — K) Определяет коли:чество тактов формирования сигнатуры. Кодом У определен номер одного иэ информационных входов 29, сигнатурэ ин формационной последовательности которого формируется в ячейке с одноименным адресом в третьем банке блока 11.

Пуск анализатора и циклограмма обращения к трем банкам памяти осуществляется аналогично первому режиму, однако . импульс С4 в этом случае воздействует на

5 .тактовый вход счетчика 2 и изменяет его состояние в сторону увеличения, При этом псевдослучайная .последовательность формируется в функции состояния счетчика 2 из наборов псевдослучайных чисел последова10 тельностей, порождаемых различными характеристиками полинома, и является полипсевдослучайной. Псевдослучайный тест, формируемый на выходах анализатора, также является полипсевдослучайным. В

15 одной из фиксированных ячеек третьего банка блока 11 формируется сигнатура как реакция одного йз выходов контролируемого обьекта. на синтезируемый полипсевдослучайный тест. Останов анализатора

20 осуществляется после переполнения счетчика 3.

Во втором режиме при модификаций кода К возможно изменение количества порождающих характеристических полино25 мов, задействуемых при синтезе полипсевдослучайного теста. При модификации кода

Y и повторном пуске возможно раздельное .получение сигнатур последовательностей .всех входов анализатора. Модификацией

30 кода X регулируется количество тактов формирования сигнатуры.

Третий рабочий режим: Е1 = 1 (вход 21), Е2 = 0 (вход 22), В этом случае заблокирован режим сче35 та счетчика 2: Мультиплексор 4 передает информацию с второго входа на выход. а мультиплексор 5 — с первого входа на выход.

Код К определяет адрес ячейки в первом банке блока 11 оперативной памяти (анало40 гично первому режиму). Разностью (YM>«вЂ”

Y); последовательно формируемых в третьем банке блока 11 при однократном пуске анализатора. Код X определяет количество

45 тактов формирования одной сигнатуры, Процедура формирования псевдослучайного теста аналогична первому режиму. После переполнения счетчика 3 (окончание формирования одной. сигнатуры) импульс с выхода

50 переполнения последнего воздействует на тактовый вход счетчика 8 и изменяет его состоянйе в сторону увеличения. Изменяется адрес ячейки памяти в третьем банке блока 11 и формируется сигнатура информа55 ционной последовательности следующего входа 29; .

Останов анализатора осуществляется после переполнения счетчика 8, т.е, после формирования всех (Ум « — Y) сигнатур как реакций контролируемого объекта на один

1756890

10 банка блока 11 синтезируются псевдослуи тот же повторяющийся псевдослучайный тест. чайные тесты. в каждом такте формироваВ указанном режиме возможно получе- ния которых изменяется состояние только ние всех сигнатур как реакций на один из одного разряда. В адресуемых ячейках возможных псевдослучайных тестов при од- 5 третьего банка памяти формируются сигнанократном пуске анализатора. туры как реакции выходов контролируемого

Четвертый рабочий режим: Е1 = 0 (вход объекта на синтезированные псевдослучай21), E2 = 0 (вход 22). ные тесты.

Режимы счета счетчиков 2 и 8 разблоки- Дополнительно во втором и четвертом рованы, .Разностью (KMBKc — К) определяется 1р режимах синтезируются полипседовслучайколичество порождающих характеристиче- ные тесты в функции полипсевдослучайных ских полиномов, задействованных в синте- сигналов, являющихся выборками из псевзе полипсевдослучайного теста, Разностью. дослучайных последовательностей,: порож(у„ „c Y) определяется количество после- даемых различными характеристическими довательно формируемых сигнатур ilpM 15 полиномами. При этом при синтезе полиоднократном пуске анализатора, Произ- псевдослучайных; так же как и псевдослуведение (K aKc — К) определяет количество чайных. тестов каждое последующее тактов формирования одной сигнатуры. тест-слово отличается от предыдущего тольМультиплексоры 4 и 5 работают в режиме i

После пуска анализатора и отработки входам контролируемых объектов. первого цикла обращения к банкам памяти Наиболее эффективно йспользование импульс С4 модифицирует содержимое: анализатора в автоматизированных систесчетчика 2 на единицу (аналогично второму 25 мах контроля и диагностикй под управленирежиму), чем обеспечивается формирова- ем ЭВМ, В этом случае анализатор может ние полипсевдослучайного теста. По окон- . использоваться в качестве генератора псевчании формирования одной сигнатуры до-й полипсевдослучайныхтестов идатчика ;импульс с выхода переполнения счетчика 3 первичной диагностической информации в

- изменяет состояние счетчика 8, что обеспе- 30 виде массивов сигнатур. чивает формирование следующей сигнатуры. Останов анализатора осуществляется Ф о р м у л а и з о б р е т е н и я после переполнения счетчика 8, т.е, после . 1. Сигнатурный анализатор, содержаформирования всех (Y aKc — Y) сигнатур как щий первый счетчик. первый мультиплекреакций контролируемого объекта на поли- 35 сор, блок управления, бйок оперативйой псевдослучайный тест. памяти, сумматор по модулю два; первый

В четвертом режиме возможно получе- регистр, причем груйпа разрядных выходов ние всех сигнатур как реакций на полипсев- первого счетчика соединена с группой аддослучайный тест при однократном пуске ресных входов первогО мультйплексора, анализатора. 40 группа информационных входов которого

Для реализации режима вывода первич- образует группу информацйонных входов ной диагностической информации в виде анализатора для подключения к выходам сигнатур на шину 30 данных анализатора объекта контроля, тактовый вход первого необходймо установить нулевой уровень регистра соединен с первым выходом блока сигнала на входе 28, Am+1 = О, Am@2 = 1 на 45 управления. о тл и ч а ю.щи и с я тем, что, входах мультиплексора 7, чем обеспечива- с целью повышения достоверности контроется обращение к третьему банку памяти. ля, он дополнительно содержит второй и

Далее, путем модификации кода К, сопро- третий счетчики, второй, третий; четвертый вождаемого импульсом Ск, и формирования и пятый мультиплекСоръ1, элемент И, тригсигналов CSRAM и W/R на входах 27 в соот- 50 rep, блок постоянной памяти, шинный форветствии со стандартным протоколом чте- мирователь, группу элементов И, группу ния (например, фиг.3) содержимое любой из . сумматоров по модулю два, второй регистр, ячеек третьего банка памяти может быть группу регистров, причем группы разрядвыведено на шину30 данных с цельюдаль- ных выходов регистров группы образуют . нейшей обработки или индикации. 55 группу информационных выходов анализаТаким образом, при секционировании тора для подключения к входам объекта конадресного пространства в ячейках памяти троля, вход параллельной загрузки первого первого банка блока 11 формируются базо- счетчика образует вход начальной установвые псевдослучайные последовательности, ки анализатора, группа информационных в функции которых в ячейках памяти второго входов первого счетчика образует группу

1756890

12 информационных входов пятого мульти- 40 плексора образует группу входов начальной установки анализатора, адресный вход пятого мультиплексора образует третий вход задания режима анализатора, второй, третий, четвертый, пятый и шестой выходы блока управления, выходы переполнения второго и третьего счетчиков соединены с соответствующими входами второй группы информационных входов пятого мультиплексора, седьмой и восьмой выходы блока 50 управления соединены с первым и вторым адресными входами четвертого мультиплексора соответственно, девятый выход блока управления соединен с входом разрешения шинного формирователя, десятый выход 55 блока управления соединен с первым входом элемента И, одиннадцатый и двенадцатый выходы блока управления соединены с входом разрешения и тактовым входом второго регистра соответствен но, тринадцатый входов задания количества анализируемых последовательностей анализатора, группа информационных входов второго счетчика образует группу адресных входов анализатора, группа информационных входов третьего счетчика образует группу входов задания длительности окна измерений анализатора, адресный вход второго мультиплексора объединен с входом разрешения второго счетчика и образует первый вход задания режима анализатора, адресный вход третьего мультиплексора объединен с входом разрешения первого счетчика и образует второй вход задания режима анализатора, установочный вход триггера образует вход сигнала "Пуск" анализатора, группа информационных входов/выходов блока оперативной памяти объединена с группой информационных входов первого регистра, группой выходов шинного формирователя, группой разрядных выходов второго регистра, группами информационных входов регистров группы и образует группу информационных входов/выходов анализатора для записи начальных условий работы анализатора, группа выходов четвертого мультиплексора соединена с группой младших адресных входов блока оперативной памяти и группой младших адресных входов блока постоянной памяти, первая группа информационных входов четвертого мультиплексора соединена с группой разрядных выходов второго счетчика, вторая группа информационных входов четвертого мультиплексора подключена к группе разрядных выходов первого счетчика, третья группа информационных входов четвертого мультиплексора.подключена к группе разрядных выходов первого регистра, первая группа

35 выход блока управления соединен с тактовым входом второго счетчика, вход параллельной загрузки которого соединен с первым выходом пятого мультиплексора, второй выход которого соединен с входом параллельной загрузки третьего счетчика, тактовый вход которого соединен с выходом второго мультиплексора, третий выход пятого мультиплексора соединен с входом записи/считывания блока оперативной памяти, четвертый выход пятого мультиплексора соединен с входом разрешения блока оперативной памяти, пятый и шестой выходы пятого мультиплексора соединены с группами старших адресных входов блоков оперативной и постоянной памяти, седьмой выход пятого муйьтиплексора соединен с тактовыми входами регистров группы, йервый и второй информационные входы второго мультиплексора подключены соответственно к выходу переполнения второго счетчика и тринадцатому выходу блока управления, первйй и второй информационные входы третьего мультиплексора подключены соответственно к выходам переполнения первого и третьего счетчиков, выход третьего мультиплексора соединен с входом сброса триггера, выход которого соединен с входом разрешения блока управления, тактовый вход первого счетчика соединен с выходом переполнения третьего счетчика, выход первого мультиплексора соединен с вторым входом элемента И, выход которого сОединен с первым входом сумматора по модулю два, оставшиеся входы которого соединены с выходами элементов И группы, первые входы которых подключены к группе разрядных выходов первого регистра, выход сумматора по модулю два и разрядные выходы первого регистра, кроме последнего, соединены с соответствующими входами шинного формирователя, группа информационных входов второго регистра соединена с выходами соответст-. вующих сумматоров по модулю два группы, первые входы которых объединены попарно вторыми входами соответствующих элементов И группы и подключены к первой группе выходов блока постоянной памяти, вторая группа выходов которого соединена с входами разрешения регистров группы, вторые входы сумматоров по модулю два группы соединены с группой информационных входов/выходов блока оперативной памяти.

2. Анализатор по п.1, о т л и ч а ю щ и йс я тем, что блок управления содержит генератор импульсов, формирователь импульсов, элемент lfl, элемент ИЛИ. элемент задержки, счетчик, три элемента НЕ, узел

1756890

13 l4 постоянной памяти и регистр, причем пер - счетчикасоединена струппойадресныхвховый вход элемента И объединен с входами: дов узла постоянной:памяти, группа выхопервого элемента НЕ и формирователя им- дов которого соединена с группой пульсов и образует вход разрешения блока, информационных входов: регистра, разряд- второй вход элемента И подключен к выходу 5 ные выходы которого-с первого по шестой генератора импульсов, выход формировате- образуют выходы блока с первого по шестой ля импульсов соединен с первым входом соответственно, седьмой и восьмой инверсэлемента ИЛИ, выход которого соединен.с ные разрядные выходы регистра образуют входом сброса счетчика, тактовый вход ко-. соответственно седьмой и восьмой выходы торого объединен с входом элемента задер- j0 Gnoxa, разрядные выходы регистра с девяжки и подключен к выходу элемента И, того по двенадцатый образуют выходы выход элемента задержки соедийей-с такто- блока с девятого по двенадцатый соответствым входом регистра. вход разрешения ко- . венно, тринадцатий выход регистра соедиторого соединен с выходом первого нен с вторым входом элемента ИЛИ и элемента НЕ, группа разрядных выходов 15 образуеттринадцатый выход блока.

° О

Ч «

»О ч» ° » ь юааа» Й««»««

«»»

Ф

Ч i

Адрес . " . -. Разряд

О 1 2 3 4:5 6 7 8

Ю « »Ч

M/R CS RA! Aö),l A)„ C3 CSBD JIG CSRG

О 1 1 0 О 0" 1 О ....1 1 О О О О 1 О

2 . 1 - О О О, 0 О

3 О 1 О О О, О О 1 .,4 0 O 0 0 0 0 .О

5 1 1 1 О О. 1 0 1 6 1.. О 1 О О 1 О. 1

7 1 О 1 О О 1 О

8 О 1 1 О О ..1 О О .9 О, О О. 1 1 О О

10; 1 . 1 О 1 О. 1. 1 1

11 1 О О: 0 1 1 1.

1210-.010111 13 О О 1 О О 1

14 0 0 . 0 0 0 ! .15 1 О О О 1 О 1

1О 11 12 13

М«а««\ аа ° ю «а

С! С2 С4. AO A1

ОЙ« Ч»»»»аа»» °

О О О "1 l

О О О 1 1

1 О О 1 1

О О О 1 1

О О О 1-

О О О О

О О О 1 1

О 1 О О 1

О О О 0

О О О, О 1

О О О 1 О

О О О . 1 О

1 О- О 1. О

О 0,0 1 .О

О 0 О 1 О

О О 1 1 1

1756890

1756890

due, Г

7 г л4 f 6 гРУ4ОИМОЯ45АФф ф

СОВР

Составитель М.Иванов

Редактор В.Петраш

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Техред М.Моргентал Корректор M.Ïåòðoâà

Заказ 3089 Тираж ...Подпйсное

ВНИИПИ Государственного комитета по изобретениям и открытйям при ГКНТ СССР

113035. Москва. Ж-.35, Раушская наб., 4/5