Устройство для защиты электродвигателя от перегрузки и несимметричных режимов работы

 

Использование: в электротехнике для защиты электродвигателей от перегрузки и перекоса фаз. Сущность изобретения: устройство имеет фазный преобразователь тока , компаратор и исполнительный орган. Для повышения надежности устройство снабжено фазным регулятором входного сигнала, датчиком опорного уровня сумматором и схемами совпадения, токозависимой временной задержки, ИЛИ и фазной ключевой, причем компаратор выполнен фазным, Выход преобразователя соединен с входом регулятора и входами ИЛИ, выход регулятора соединен с вторым входом компаратора, первый вход которого соединен с выходом датчика опорного уровня. Второй вход схемы совпадения задержки соединен с выходом ИЛИ, выхдо схемы совпадения задержки соединен с первым входом схемы совпадения. Выход ее соединен с первым вхоом ключевой схемы совпадения , а прямой выход ключевой схемы совпадения соединен с исполнительным органом 1 ил. сл с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4841306/07 (22) 04.06.90 (46) 15.09.92. Бюл. N 34 (75) Н.M.Ñòðåëüöîâ (56) Авторское свидетельство СССР

¹ 11009966772277, кл. Н 02 Н 7/08, 1981.

Авторское свидетельство СССР

1339733, кл. Н 02 Н 7/08, 1985, (54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ЭЛЕКТРОДВИГАТЕЛЕЙ ОТ ПЕРЕГРУЗКИ И НЕСИММЕТРИЧНЫХ РЕЖИМОВ РАБОТЫ (57) Использование; в электротехнике для защиты электродвигателей от перегрузки и перекоса фаз. Сущность изобретения: устройство имеет фазный преобразователь тока, компаратор и исполнительный орган.

Для повышения надежности устройство

Изобретение относится к области электротехники и может быть использовано для защиты электродвигателей переменного тока от перегрузки и перекоса фаз.

Цель изобретения — повышение надежности.

На чертеже представлена структурная схема устройства.

Устройство защиты состоит из датчика

1 опорного наряжения, регуляторов 2, 3, 4 уровня сигнала, компараторов 5, 6, 7, сумматора 8, выполненного по схеме ИЛИНЕ+НЕ, токозависимой схемы 9 временной задержки, выполненной на таймере KP

1006 ВИ1 с отрицанием по выходу, схемы

10 совпадения, выполненной на схеме И, ключевых схем 11, 12, 13, выполненных на

D-триггерах, исполнительного органа 14, аналоговой схемы ЗИЛИ 15 и схемы 16 ин Ы » 1762368 А1 (я)5 Н 02 Н 7/08, 5/04, 7/09 3/08 снабжено фазным регулятором входного сигнала, датчиком опорного уровня, сумматором и схемами совпадения, токозависимой временной задержки, ИЛИ и фазной ключевой, причем компаратор выполнен фазным, Выход преобразователя соединен с входом регулятора и входами ИЛИ, выход регулятора соединен с вторым входом компаратора, первый вход которого соединен с выходом датчика опорного уровня.

Второй вход схемы совпадения задержки соединен с выходом ИЛИ, выхдо схемы совпадения задержки соединен с первым входом схемы совпадения. Выход ее соединен с первым вхоом ключевой схемы совпадения, а прямой выход ключевой схемы совпадения соединен с исполнительным органом. 1 ил, дикации. Схема 9 имеет времязадающую цепочку 17 с резисторами R1 и R2 и конденсатором С1.

Выход датчика 1 соединен с первыми входами компараторов 5, 6, 7, вторые входы которых через регуляторы 2, 3, 4 соединены с выходами преобразователей переменного тока(вых.1, вых.2, вых.3), а выходы компараторов соединены с выходами А, В, С (для связи с ЭВМ), с первыми входами схем 11, 12, 13 и входами сумматора 8. Инверсный выход сумматора соединен с первым входом схемы 9, а прямой — с вторым входом схемы 10, первый вход которой соединен с выходом схемы 9, а выход — с вторыми входами ключевых схем 11, 12, 13, прямые выходы которых соединены с входами исполнительного органа 14, а инверсные — с входами схемы 16, Второй вход схемы 9

1762368 через цепочку 17 и схему 15 соединен с выходом преобразователей переменного тока.

Устройство работае следующим образом, 5

После включения нагрузки на выходах преобразователей входного сигнала появится напряжение, пропорциональное noi ребляемому току, В установившемся режиме регулятора- 10 ми 2, 3, 4 устанавливают коэффициент

K =IïàTIIíoì, Если потребляемый ток не превышает >, то напряжение на выходах регуляторов и на вторых входах компараторов

5. 6, 7 меньше опорного. Компараторы 15 остаются а исходном состоянии, а вся схема — в де>курном режиме, На выходе схемы 15

nрисутствует напряжение, равное максимальному значению на выходах преобразователей, но второй вход схемы 9 20 зашунтирован в исходном состоянии на корпус через ключ микросхемы, Если двигатель переходит в режим перегрузки К=-InoT/1> oM>1, то на выходах преобразователей напряжение возрастает 25 пропорционально возрастанию тока и на вторых входах компараторов напряжение уже превысит величину опорного напряжения. Компараторы срабатывают и на их выходах появляется "лог.1", которая поступает 30 на выходы А, В, С, первые входы ключевых схем 11, 12, 13 и входы сумматора 8, На выходе последнего появляется сигнал, запускающий схему 9 задержки и одновременно идущий на второй вход схемы 10. 35

Если К=1,05-1,1 (диапазон можно регулировать в широких пределах), то время задер>кки определяется по формуле г; д =

=(R 1+ R2) С1.

Если К>1 установленного предела, то 40 тзад =(R1+Rr)C1. К (Ki — коэффициент, обратно пропорциональный росту тока перегрузки) и . ремя задержки уменьшается пропорционально э ому коэффициенту, который вырабатывается схемой 15 совместно с времязадающей цепочкой 17.

Для пояснения работы схемы защиты с времятоковой зависимостью рассмотрим работу таймера КР 10068М1 в режиме ждущего мультивибратора. 50

В исходном состоянии, после подачи питания на схему, таймер устанавливается в дежурное состояние. На входе 2 таймера напряжение больше 1/3Un, На выходе 3 нулевой уровень, Конденсатор С через вход 7 55 и открытый ключ микросхемы зашунтирован на корпус. В Сг — запускающая цепочка.

Сз — предотвращает случайное срабатывание микросхемы от наводок и пульсаций по линии питания. При подаче на вход 2 через конденсатор Сг импульса нулевого уровня таймер запускается. На его выходе появляется единичный уровень, который закрывает ключ, и разблокированный конденсатор начинает заряжаться, При достижении на нем напряжения, равного U><>, таймер опрокидывается, на выходе 3 вновь появляется нулевой уровень, который открывает ключ, и конденсатор С) быстро разряжается, Схема устанавливается в исходное состояние, Длительность вырабатываемого схемой импульса определяется постоянной времени цепи r=(R< + Rz)C1 и амплитудой входного сигнала, Подбором величины Rz цепочки 17 определяется минимальное время задержки срабатывания устройства при максимальном сигнале на входе схемы 17. Это время необходимо для исключения срабатывания устройства от пусковых токов. Потенциометром R< устанавливают требуемую величину задержки срабатывания устройства защиты, После временной задержки сигнал поступает на первый вход схемы 10, с выхода которой — на вторые входы ключевых схем

11, 12, 13. При совпадении сигналов на ключевых схемах, последние опрокидываются и фиксируют факт срабатывания устройства, С прямых выходов ключевых схем сигналы поступают на исполнительный орган 14 для отключения нагрузки, а с инверсных — на схему 16 для сигнализации.

Если за время задержки нагрузка уменьшится до номинальной, то компараторы и сумматор вернутся в исходное состояние. На выходе сумматора и втором входе схемы 10 установится "лог.0", который заблокирует прохождение задержанного сигнала на ключевые схемы, и устройство останется в дежурном состоянии, Устройство сработает также, если увеличение потребляемого тока произойдет в одной или двух фазах по другим причинам.

Временная задержка срабатывания определяется при этом потребляемым током пс фазе. Например, если по каким-либо причинам возрос ток в фазе С (вых,3), то срабатывает компаратор 7 и выдает "лог.1" на первый вход ключевой схемы 13 и вход сумматора 8, выходной сигнал с которогс поступит на второй вход схемы 10 совпадения и на запуск схемы 9 задержки, На времязадающую цепочку 17 увеличенными сигнал с вых.3 поступает через аналоговук схему ЗИЛИ. Задержанный сигнал с выход; схемы 9 поступит на первый вход схемы 1С и с ее выхода пойдет на вторые входы ключевых схем 11, 12, 13. Совпадение произой1762368 дет только на ключевой схеме 13. Устройство сработает и отключит нагрузку, а индикация выдаст информацию по фазе С.

В исходное состояние схему вернет оператор. (i и

Составитель Н. Стрельцов

Техред M.Ìîðãåíòàë Корректор П, Гереши

Редактор М, Васильева

Заказ 3263 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Формула изобретения

Устройство для защиты электродвигателя от перегрузки и несимметричных режимов работы, содержащее фазные преобразователи тока, компараторы, схему совпадений И, схему ИЛИ, источник опорного напряжения, исполнительный орган, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности. в него дополчительно введены регуляторы уровня сигнала, входы которых соединены с соответствующими входами схемы ИЛИ и выходами фазных преобразователей тока, ьыход схемы

ИЛИ через вновь введенную времязадающую RC-цепочку соединен с первым входом вновь введенной токозависимой схемы временной задержки, выходы регуляторов уровня сигнала подключены к первым входам соответствующих компараторов, к BTQ

5 рым входам которых подключен выход источника опорного напряжения, выходы компараторов соединены с соответствующими входами вновь введенного сумматора, выход которого подключен к второму

10 входу токозависимой схемы временной задержки и входу схемы совпадений И, другой вход которой соединен с выходом токозависимой схемы временной задержки, ключи. первые входы которых соединены с соответ

15 ствующими входами сумматоса, а вторые

: выходом схемы совпадений И, прямые выходы указанных ключей соединены с соответствующими входами исполнительногс органа, а инверсн че с осот:3ет("3 лощим..

20 вхсдами вновь введ"=нноt, с::e; -: и!,,;и,-":— ц