Устройство для поверки преобразователей фаза-код

 

Изобретение может быть использовано для проверки преобразователей фаза-код, работающих в составе фазовых преобразователей угла. Устройство содержит генератор 1 тактовых импульсов, делитель 2 Фиг.1 частоты, дешифратор 3, формирователь 4 импульсов, счетчик б, блоки 7 и 8 коммутации , управляемые фазовращатели 9, 10 и 16, импульсный коммутатор 11, стробируемый формирователь 12 импульсов, источник 13 логического сигнала, переключатели 5, 14, 15, 17, преобразователь 18 частоты, блок 21 вычитания, блок 25 регистрации. Введением второго и третьего управляемых фазовращателей 10 и 16, импульсного коммутатора 11, стробируемого формирователя 12 импульсов и второго блока 7 коммутации достигается расширение функциональных возможностей устройства за счет имитации двухтактного режима работы поверяемого преобразователя и определения погрешности в динамическом режиме , а также повышение достоверности проверки. 3 з.п. ф-лы, 5 ил. сл С v| vj Ю ю 00

СО, ОЗ CDBETK " Õ

СОЦИАЛИС1ИЧЕСКИХ

РЕСПУБЛИК (я)л G 01 R 35/00, 25/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4874968/21 (22) 06.08.90 (46) 07.11.92. Бюл. N. 41 (71) Производственное объединение "Омский электромеханический завод" (72) В.Г.Гладилович, В,И.Тютченко, Е.В.Кошелев (56) Авторское свидетельство СССР

N 1337844, кл. G 01 R 35/00, 1987.

Авторское свидетельство СССР

М 1599817, кл, G 01 R 35/00, 1990. (54) УСТРОЙСТВО ДЛЯ ПОВЕРКИ ПРЕОБРАЗОВАТЕЛЕЙ ФАЗА-КОД (57) Изобретение может быть использовано для проверки преобразователей фаза-код, работающих в составе фазовых преобразователей угла. Устройство содержит генератор I тактовых импульсов, делитель 2. Ж, 1774298 А1 частоты, дешифратор 3, формирователь 4 импульсов, счетчик 6, блоки 7 и 8 коммутации, управляемые фазовращатели 9, 10 и 16, импульсный коммутатор 11, стробируемый формирователь 12 импульсов, источник

13 логического сигнала, переключатели 5, 14, 15, 17, преобразователь 18 частоты, блок 21 вычитания, блок 25 регистрации.

Введением второго и третьего управляемых фазовращателей 10 и 16, импульсного коммутатора 11, стробируемого формирователя 12 импульсов и второго блока 7 коммутации достигается расширение функциональных возможностей устройства за счет имитации двухтактного режима работы поверяемого преобразователя и определения погрешности в динамическом режиме, а также повышение достоверности проверки. 3 з,п. ф-лы, 5 ил.

1774298

Изобретение относится к измерительной технике и может быть использовано для проверки преобразователей фаза-код.

Известно устройство для поверки цифровых приборов, которое также можно использовать и для поверки преобразователей фаза-код, содержащее источник эталонного сигнала, модулятор, клеммы для подключения поверяемого прибора, блок вычитания кодов, блок регистрации, генератор тактовых импульсов, реверсивный счетчик импульсов, дешифратор, триггер реверса, первый и второй элементы И, управляемый делитель частоты, синхронный делитель частоты, источник логического сигнала и три переключателя, Однако известное устройство не обеспечивает достоверной поверки преобразователей фаза-код во всех реальных режимах их работы, а использование в данном устройстве в качестве модулятора дискретных или цифровых кодоуправляемых фазовращателей приводит в первом случае к затруднению получения воспроизводимого фазового сдвига с высокой точностью и стабильностью, а во втором случае к нарушению работоспособности поверяемого преобразователя фаза-код при переходе значения воспроизводимого фазового сдвига через 0 . Кроме того, известное устройство обеспечивает или вычисление погрешности измерения фазового сдвига поверяемого преобразователя в статическом режиме, или вычисление погрешности измерения скорости изменения фазы при поверке преобразователей фаза-код, дополнительно измеряющих этот параметр, в динамическом режиме. Вычисление же погрешности измерения фазового сдвига в динамическом режиме известное устройство не обеспечивает.

Наиболее близким по технической сущности к изобретению является устройство для поверки цифровых приборов, которое содер>кит преобразователь частоты, модулятор, клеммы для подключения поверяемого прибора, блок вычитания кодов, блок регистрации, генератор тактовых импульсов, реверсивный счетчик импульсов, дешифратор, триггер реверса, первый и второй элементы И, управляемый делитель частоты, синхронный делитель частоты, источник логического сигнала, три переключателя, блок коммутации и два формирователя коротких импульсов. В этом устройстве вход блока регистрации соединен с выходом блока вычитания кодов, первый вход которого соединен с клеммами для подключения выхода поверяемого прибора, клемма для под.ключения входа которого соединена с выходом модулятора, вход которого подключен к выходу преобразователя частоты, к клемме для подключения опорного входа поверяемого прибора и через первый формирователь коротких импульсов к входу управления блока коммутации. Выход реверсивного счетчика импульсов соединен с входом блока коммутации, входом дешифратора и через первый переключатель — с первым входом триггера реверса, второй вход которого соединен с выходом дешифратора и через второй формирователь коротких импульсов с установочными входами преобразователя частоты, управляемого делителя частоты и синхронного делителя ча10

15 стоты, прямой выход — с первым входом первого элемента И, а инверсный выход — с первым входом второго элемента И, Вторые входы элементов И через второй переключатель, синхронный делтель частоты и уп20 равляемый делитель частоты подключены к выходу генератора тактовых импульсов и входу преобразователя частоты, а выходы— к входам суммирования и вычитания pesepсивного счетчика импульсов соответствен25 но, Выход источника логического сигнала через третий переключатель подключен к второму входу блока вычитания кодов. Выход блока коммутации подключен к управля30 ющему входу модулятора.

Однако это устройство также не обеспечивает достоверную поверку преобразователя фаза-код во всех реальных режимах их работы в составе фазовых преобразователей угла, нарушает работу поверяемых пре.образователей при переходе убывающей фазы сигнала через нулевое значение в динамическом режиме работы и не обеспечивает вычисление погрешности измерения работы устройства.

Целью изобретения является расширение функциональных возможностей и повышение достоверности поверки за счет имитации двухтактного (калибровка — измерение) режима работы преобразователя фаза-код, входящего в состав фазового преобразователя угла, определения погрешности в динамическом режиме работы и устранения нарушения работоспособности поверяемого преобразователя фаза-код при переходе значения воспроизводимого

50 убывающего фазового сдвига в динамическом режиме через 0 .

Поставленная цель достигается тем, что в известное устройство для проверки преобразователей фаза-код, содержащее генератор тактовых импульсов, управляемый делитель частоты, вход которого подключен

v выходу генератора тактовых импульсов, 40 фазового сдвига в динамическом режиме

"774298

50

55 дешифратор, первый управляемый фазовращатель, счетчик, первый блок коммутации, блок вычитания. блок регистрации, вход которого подключен к выходу блока вычитания, первый, второй и третий переключатели, источник логического сигнала, выход которого подключен к входу второго переключателя, формирователь коротких импульсов, вход и выход которого подключены соответственно к выходудешифратора и установочному входу управляемого делителя частоты, выход которого через первый переключатель соединен с тактовым входом счетчика, выход счетчика подключен к входу дешифоатора и входу первого блока коммутации, первый выход которого подключен к управляющему входу первого управляемого фазовращателя, преобразователь частоты, выход которого соединен с первой клеммой для подключения поверяемого преобразователя, а тактовый и установочный входы подключены соответственно к выходу генератора тактовых импульсов и выходу формирователя коротких импульсов, вторые клеммы для подключения поверяемого преобразователя, поразрядно соединенные с первым входом блока вычитания, третью клемму для подключения поверяемого преобразователя, введены второй и третий управляемые фаэовращатели, стробируемый формирователь импульсов, второй блок коммутации, гетвертая и пятая клеммы для подключения поверяемого преобразователя, импульсный коммутатор, управляющий вход и выход которого соединены соответственно с четвертой и третьей клеммами для подключения поверяемого поеобразователя, пятая клемма для подключения поверяемого преобразователя соединена со стробирующим входом второго блока коммутации, первый вход которого подключен к выходу счетчика, второй вход второго блока коммутации соединен с выходами

atoporo переключателя, а выход подключен к второму входу блока вычитания, выход второго управляемого фаэовращателя подключен к входу управления первого блока коммутации, входам первого и третьего управляемых фазовращателей и стробирующему входу стробируемого формирователя импульсов, кодовый вход которого соединен с входом дешифратора, а тактовый вход и выход подключены соответственно к выходу генератора тактовых импульсов и третьему входу импульсного коммутатора, тактовые входы первого, второго. третьего управляемого фазовращателя и преобразователя частоты объединены, выходы первого и третьего управляемого фазовращателей соединены соответственно с вто5

ЗО

35 рым и первым входами импульсного коммутатора, управляющий вход третьего управляемого фазовращателя соединен с вторым выходом первого блока коммутации, выход источника логического сигнала соединен через четвертый переключатель с установочным входом счетчика и через третий переключатель с управляющим входом второго управляемого фазовращателя, вход которого подключен к выходу преобразователя частоты.

Второй блок коммутации ссдержит N

D-триггеров, D-входы которых подключены к первому входу второго блока коммутации. а С-входы — к стробирующему входу второго блока коммутации, N элементов И вЂ” ИЛИ, у которых выходы соединены с выходом второго блока коммутации, первые входы — с вь,ходами D-триггеров, вторые входы — с вторым входом второго блока коммутации, третьи входы объединены и подключены к нормально змакнутому контакту переключателя, а четвертые входы обьединены и подключены к нормально разомкнутому контакту переключателя, подвижный контакт которого соединен с источником логического нуля.

Импульсный коммутатор содержит элемент И вЂ” ИЛИ, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим входами импульсного коммутатора и элемент НЕ, выход которого подключен к четвертому входу элемента И вЂ” ИЛИ, а вход — к управляющему входу ипульсного коммутатора и к пятому и шестому входам элемента И вЂ” ИЛИ, выход

< которою соединен с выходом импульсного коммутатора.

Стробируемый формирователь импульсов содержит элемент И, входы которого подключены к кодовому входу стробируемого формирователя импульсов, а выход — к

С-входу первого триггера, второй триггер, С-вход которого связан со стробирующим чходом стробируемого формирователя импульсов, 0-вход — с выходом первого триггера, счетчик, С-вход которого подключен к тактовому входу стробируемого формирователя импульсов, R-вход — к выходу второго триггера и выходу стробируемого формирователя импульсов, а выход объединен с R-входами первого и второго триггеров, На фиг.1 представлена структурная схема устройства для поверки преобразователей фаза-код; на фиг.2 — функциональная схема второго блока коммутации; на фиг.3— функциональная схема импульсно о коммутатора; на фиг.4 — функциональная схема стробируемого формирователя импульсов;

1774298

10

20 на фиг.5 — временные диаграммы, поясняющие работу устройства.

Устройство для поверки преобразователей фаза-код (фиг.1) содержит генератор 1 тактовых импульсов, управляемый делитель

". частоты, вход которого подключен к выходу генератора 1 тактовых импульсов, дешифратор 3, формирователь 4 коротких импульсов, вход и выход которого подключены соответственно к выходудешифратора

3 и установочному входу управляемого делителя 2 частоты, выход последнего через первый перекл очатель 5 соединен с тактовым входом счетчика 6, выходы счетчика 6 подключены к входу дешифратора 3, к первому Входу второго блока 7 коммутации и к входу пРрюого Ьлока 8 коммутации, ВыхОДН которого подключены к управляющему входу первого управляемого фазовращателя 9 и к управляющему входу третьего управляемого фазовращателя 10, выходы первого и .ретьего управляемых фазовращателей 9 и

10 соединены соответственно с вторым и первым входами импульсного коммутатора

1 1, стробируемый формирователь 12 импульсов, кодовый вход которого соединен с входом дешифратора 3, а тактовый вход и выход подключены соответственно к вь:ходу генератора 1 тактовых импульсов и третьему входу импульсного коммутатора 11, источник 13 логического сигнал, выход которого через второй переключатель 14 соединен с вторым входом второго блока 7 комму гаций, через третий переключатель 15 с управляющим входом второго управляемого фазовращателя 16, а чеоез четвертый переключатель 17 с устачовочным входом счетчика 6, выход второго управляемого фазовращателя 16 подключен к входу управления первого блока 8 Yîììóòàöèè, стробирующему входу стробируемого формирователя 12 импульсов и входом первого и третьего управляемых фазовращателей 9 и 10, преобразователь 18 частоты, выход которого соединен с входом второго управляемого фазовращателя 16 и с первой клеммой 19 для подключения поверяемого преобразователя, а тактовый и установочн гй входы подключены соотвественно к выходу генератора 1 тактовых импульсов и выходу формирователя 12 кОрОтких импульсов, причем тактовые входы первого, второго, третьего управляемых фазовращателей 9, 10, 16 и преобразователя 18 частоты обьединены, вторые клеммы 20 для подключения поверяемого преобразователя поразрядно соединены с первым входом блока 21 вычитания, третья и четвертая клеммы 22, 23 соединены соответственно с управляющими входом и выходом

55 импульсного коммутатора 11, пятая клемма

24 для подключения поверяемого преобразователя связана со стробирующим входом второго блока 7 коммутации, выход которого подключен к второму входу блока 21 вычитания, блок 25 регистрации, вход которого подключен к выходу блока 21 вычитания.

Для получения синусоидального опорного и фазопеременного сигналов на выходе устройства к выходам преобразователя

18 частоты и импульсного коммутатора 11 могут быть подключены фильтры 26 и 27, Второй блок 7 коммутации (фиг.2) содержит М 0-триггеров 28, D-входы которых являются первым входом второго блока 7 коммутации, а С-входы объединены и являются стробирующим входом второго блока

7 коммутации, N элементов И вЂ” ИЛИ 29, у которых выходы являются выходом второго блока 7 коммутации, первые входы подключены к выходам 0-триггеров 28, вторые входы являются вторым входом второго блока

7 коммутации, третьи входы объединены и подключены к нормально замкнутому контакту переключателя 30, а четвертые входы объединены и подключены к нормально разомкнутому контакту переключателя 30, подвижный контакт которого соединен с источником логического нуля.

Импульсный коммутатор 11 (фиг,3) содержит элемент И вЂ” ИЛИ 31, первый, второй и третий входы которого являются соответственно первым, вторым и третьим входами импульсного коммутатора 11, а выход соединен с выходом импульсного коммутатора

11 и элемент HE 32, выход которого подключен к четвертому входу элемента И вЂ” ИЛИ 31, а вход, являющийся управля,ощим входом импульсного коммутатора 11, — к пятому и шестому входам элемента И вЂ” ИЛИ 31, Стробируемый формирователь 12 импульсов (фиг,4) содержит элемент И 33, вход которого является кодовым входом стробируемого формирователя 12 импульсов, а выход соединен с С-входом первого триггера

34, второй триггер 35, С-вход которого является стробирующим входом стробируемого формирователя 12 импульсов. а Э-вход подключен к выходу первого триггера 34, счетчик 36, С-вход которого является тактовым входом стробируемого форморователя 12 импульсов, R-вход соединен с выходом второго триггера 35 и является выходом стробируемого формирователя 12 импульсов, а выход объединен с R-входами первого и второго триггеров 34, 35, В качестве генератора 1 тактовых импульсов может быть применен генератор прямоугольных импульсов, частота которо1774298 го стабилизирована с помогцью кварцевого резонатора.

Управляемый делитель 2 частоты предназначен для изменения периода повторения кода управления, вырабатываемого с помощью счетчика 6 в динамическом ре>киме, и может быть реализован на микросхемах, например 155ИЕ8, коэффициент деления которых изменяется по внешним командам управления, вырабатываемым, например, с помощью переключателя.

Дешифратор 3 предназначен для выдачи сигнала в момент обнуления счетчика 6 и представляет собой многовходовой элемент И(И вЂ” Н Е), Формирователь 4 коротких импульсов обеспечивает обнуление преобразователя

18 частоты, управляемого делителя 2 частоты по сигналу дешифратора 3, появляющемуся в момент обнуления счетчика 6, Синхронизация управляемого делителя 2 частоты и преобразователя 18 частоты между собой с помощью формирователя 4 коротких импульсов исключает возможность рассогласования канала формирования кода управления первым и третьим управляемыми фазовращателями 9, 10 относительно канала формирования опорного напряжения в динамическом режиме, Формирователь 4 коротких импульсов может быть выполнен в виде одновибратора.

Счетчик 6 может быть выпонен на микросхемах 533ИЕ10, Для поверки преобразователей фаза-код в статическом режиме необходимо на входы разрешения предварительной записи микросхем 533ИЕ10 подать напряжение лог."1", а на параллельные информационные входы логический код, соответствующий определенному значению фазы. Для работы в динамическом режиме на входах разрешения предварительной записи должен присутствовать уровень лог."0".

Первый блок 8 коммутации представляет собой набор D-триггеров, выходы которых также являются выходом первого блока 8 коммутации, 0-входы — его входом, а тактовые входы объединены и являются управляющим входом первого блока 8 коммутации. При этом кодуправления не только пропускается на входы первого и третьего управляемых фазовращателей 9, 10, но и сохраняется на выходе первого блока 8 коммутации до прихода следующего импульса с преобразователя 18 частоты.

Второй блок 7 коммутации служит для. выбора образцового кода, поступающего на второй вход блока 21 вычитания кодов, и для устранения динамической ошибки вычисле5

55 ния погрешности измерения фазового сдвига в динамическом режиме.

В качестве первого, второго и третьего управляемых фазовращателей 9, 10 и 16 мо-. жет быть использовано устройство управляемой задержки импульсов по авт.св. ¹

573865. Для этого достаточно подать íà управляющие входы первого счетчика устройства управляемой задержки импульсов код, соответствующий величине требуемой задержки сигнала, а на управляющие входы другого счетчика устройства управляемой задержки импульсов — код, соответствующий величине полупериода задерживаемого сигнала, и исключить два вентиля устройства управляемой задержки импульсов со своими связями.

Импульсный коммутатор 11 служит для выбора сигнала, поступающего на вход преобразователя фаза-код. с положительным или отрицательным (возрастающим или убывающим в динамическом режиме) фазовым сдвигом по сигналу управления, задаваемому этим преобразователем, Стробируемый формирователь12 импульсов предназначен для формирования одиночного импульса с длительностью, равной половине периода сигнала на выходе третьего управляемого фазовращателя 10, в момент поступления на вход стробируемого переднего фронта импульса с выхода второго управляемого фазовращателя 16 при дополнительном условии, что на его кодовом входе в это время пр .сутствуют все единицы.

Источник 13 логического сигнала выдает на своем выходе постоянные напряжения с уровнем лог. "0" и лог. "1".

В качестве переключателей 5, 14 может быть использован один общий переключатель на N положений и два направления.

В качестве перелючателей 15 и 17 могут быть использованы N тумблеров на два положения.

Преобразователь 18 частоты предназначен для формирования опорного сигнала из импульсного напряжения на выходе генератора 1 и, в зависимости от соотношения требуемых частот на выходе генератора 1 и преобразователя 18 частоты, содержит либо делитель, либо умножить частоты. Если в качестве преобразователя 18 частоты используется делитель частоты, то он может быть выполнен на микросхемах 533ИЕ10 с переключателем (в случае необходимости изменения частоты опорного напряжения).

Если же в качестве преобразователя 18 частоты используется умножитель частоты, то он может представлять собой управляемый напряжением мультивибратор, выход

1774298

55 которого являющийся, выходом умножителя, .соединен со счетным входом делителя частоты, выход которого соединен с входом импульсного детектора, второй вход которого соединен с выходом генератора 1 тактовых импульсов, а выход через интегрирующую RC-цепочку с входом управления мул ьтивибратором, Блок 21 вычитания кодов предназначен для вычитания кода, соответствующего величине погрешности поверяемого преобразователя, и может быть реализован на элементах 533ИМ6, 533ЛАЗ, 533ЛЕ1 и др, Блок 25 регистрации содержит дешифратор и цифровые индикаторы. Блок 25 регистрации может представлять собой цифропечатающее устройство или блок сопряжения с ЭВМ.

Устройство для поверки преобразователей фаза-код работает следующим образом.

Генератор 1 тактовых импульсов вырабатывает непрерывную последовательность прямоугольных импульсов (фиг.5, а), которая через преобразоватнель 18 частоты (фиг.5, ж) поступает на вход второго управляемого фазовращателя 16, а также через управляемый делитель 2 частоты и первый переключатель 5 на тактовый вход счетчика

6 импульсов, работающего в счетном (динамическом) режиме.

При работе устройства для поверки преобразователей фаза-код в динамическом режиме вырабатывается циклическая последовательность кодов управления (фиг.5, б, в, r) первым и третьим управляемыми фазовращателями 9, 10, Код управления (фиг,5, б, в, r) передается на входы первого и третьего управляемых фаэовращателей 9 и 10 через первый блок 8 коммутации (фиг.5, к, л, м) только по переднему фронту импульсов, поступающих с выхода второго управляемого фазовращателя 16 (фиг.5, з), причем для одновременного воспроизведения двух сигналов, нарастающего и убывающего по фазе, необходимо подавать на входы одного из управляющих фазовращателей (например, 9) прямой, а на входы управления другого управляемого фазовращателя (например, 10) инверсный коды управления.

Второй упраавляемый фазовращатель

16 предназначен для воспроизведения дополнительного набега фазы (фиг.5, з) относительно фазы сигнала (фиг.5, ж), величина которого задается с помощью третьего пере кл ючателя 15.

Выходные сигналы первого и третьего управляемых фазовращателей 9 и 10 (фиг.5, н, о) с возрастающей убывающей фазами

40 подаются на импульсный коммутатор 11. (На фиг.5 приведены также зависимости

p(t) изменения фазового сдвига на выходах фаэовращателей 9 и 10). В зависимости от сигнала управления импульсным коммутатором 11 на третью клемму 22 для подключения поверяемого преобразователя подаются импульсы с возрастающей (фиг.5, о) или убывающей (фиг.5, н) фазой относительно сигнала (фиг,5, ж).

Стробируемый формирователь 12 импульса обеспечивает формирование импульса вставки (фиг.5, и) в момент паузы, большей периода при переходе через ноль убывающего по фазе сигнала (фиг.5, н).

Стробируемый формирователь 12 импульса (фиг.4) работает следующим образом, В исходном состоянии триггеры 34 и 35 неходятся в состоянии "0" и запрещают работу счетчика 36 в режиме счета, В момент появления на кодовом входе стробируемого формирователя 12 импульса всех единиц на выходе элемента И 33 появляется перепад из "0" в "1", который устанавливает первый триггер 34 в состоянии "1", С приходом переднего фронта импульса, поступающего на вход стробирования стробируемого формирователя 12 импульса, второй триггер 35 также устанавливается в состояние "1", разрешая работу счетчика 36. При появлении на выходе счетчика 36 уровня "1" триггеры

34 и 35 устанавливаются в состояние "0" и запрещают его работу в режиме счета. В результате на выходе стробируемого формирователя 12 импульса появляется одиночный импульс, длительность которого зависит от коэффициента пересчета счетчика 36 и равна половине периода сигнала на иаоде третьего управляемого фаэовращателя 10 (фиг.5, и).

Задержанные по фазе (фиг,5, н или фиг.5, о) и опорная (фиг.5, ж) последвательности импульсов подаются на соответствующие входы поверяемого преобразователя.

На выходе поверяемого преобразователя фаза-код имеем результат измерения величины фазы сигнала, который через вторые клеммы 20 в виде кода подается на первый вход блока 21 вычитания кодов. Ха другой вход блока 21 вычитания с выхода счетчика

6 импульсов через второй блок 7 коммутации (при нахождении контакта переключателя 30 в верхнем, по схеме на фиг.2 положении) подается код, значение которого соответствует образцовому значению фазы сигнала, воспроизводимого на выходе импульсного коммутатора 11, При этом, поскольку при работе в динамическом ре1774298

lie p lhiv ь

С:прегоpyegui

Ь мых фазовращателей и стробирующему входу стробируемого формирователя импульсов, кодовый вход которого соединен с выходом дешифратора, а тактовый вход и выход подключены соответственно к выходу 5 генератора тактовых импульсов и третьму входу импульсного коммутатора, тактовые входы первого, второго, третьего управляемых фазовращателей и преобразователя частоты обьединены, выходы первого и 10 третьего управляемого фазовращателей соединены соответственно с вторым и первым входами импульсного коммутатора, управляющий вход третьего управляемого фазовращателя соединен с вторым выходом 15 первого блока коммутации, выход источника логического сигнала соединен через четвертый перелючатель с установочным входом счетчика и через третий переключатель с управляющим входом второго управ- 20 ляемого фазовращателя, вход которого подключен к выходу преобразователя частоты.

2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что второй блок коммутации содер- 25 жит N О-триггеров, 0-входы которых образуют первый вход второго блока коммутации, а С-входы подключены к стробирующему входу второго блока коммутации, N элементов И-ИЛИ, выходы которых 30 образуют выход второго блока коммутации, первые входы элементов И вЂ” ИЛИ соединены раздельно с выходами D-триггеров, вторые входы элементов И вЂ” ИЛИ образуют второй вход второго блока коммутации, 35 третьи входы элементов И вЂ” ИЛИ обьединеЬжрой lu ны и подключены к нормально замкнутому контакту переключателя, четвертые входы элементов И вЂ” ИЛИ обьединены и подключены к нормально разомкнутому контакту переключателя, подвижный контакт которого соединен с источником логического нуля, 3, Устройство по п.1, о т л и ч а ю щ ее с я тем, что импульсный коммутатор содержит элемент И вЂ” ИЛИ, первый, второй и третий входы которого являются соответственно первым, вторым и третьим входами импульсного коммутатора, а выход является выходом импульсного коммутатора, элемент НЕ, выход которого подключен к четвертому входу элемента И вЂ” ИЛИ, а вход, являющийся управляющим входом импульсного коммутатора, подключен к пятому и шестому входам элемента И-ИЛИ.

4. Устройство по п.1, о т л и ч а ю щ е ес я тем, что стробируемый формирователь импульсов содержит элемент И, входы которого образуют кодовый вход стробируемого формирователя импульсов, а выход подключен к С-входу первого триггера, второй триггер, С-вход которого является стробирующим входом стробируемого формирователя импульсов, а D-вход соединен с выходом первого триггера, счетчик, С-вход которого является тактовым входом стробируемого формирователя импульсов, R-вход подключен к выходу второго триггера, являющемуся выходом стробируемого формирователя импульсов, а выход счетчика обьединен с R âõoäàìè первого и второго триггеров.

1774298

Р з ррах ц Ъу ф

Тре ии ЬаЫ

1774298

Составитель В, Гладилович

Редактор С. Кулакова Техред M.Ìoðãåíòàë Корректор С. ПекаРь (г.

Заказ 3926 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101