Частотно-фазовый детектор

 

Изобретение относится к электротехнике и может использоваться для регулирования скорости вращения асинхронных электродвигателей в различных отраслях промышленности. Цель - уменьшение нелинейных искажений. Частотно-фазовый детектор содержит первый и второй D-триггеры (Т) 1 и 2, первый, второй одновибраторы

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 0 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 <ф ф

ОПИСАНИЕ ИЗОБРЕТЕНИ :& х

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4796493/09 (22) 26.02.90 (46) 15.11.92. Бюл. М 42 (71) Проектно-конструкторское бюро Московского научно-производственного обьединения "Темп" (72) П.К.Тукмаков, Н.И.Павлов, Э.Н.Юсупов и Г.Н.Дмитриев (56) Авторское свидетельство СССР

Кг 111406717, кл. Н 03 Р 13/00, 1980. (54) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к электротехнике и может использоваться для регулирования скорости вращения асинхронных электродвигателей в различных отраслях промышленности. Цель — уменьшение нелинейных искажений. Частотно-фазовый деою> Ыао 1775844 А1 тектор содержит первый и второй D-триггеры (Т) 1 и 2, первый, второй одновибраторы (0B) 3 и 4, резисторы 5, 6, 7, 8, операционный усилитель (ОУ) 9, конденсаторы 10, 11.

На выходах ОВ 3 и 4 формируются узкие прямоугольные импульсы в момент перехода сигналов через ноль с высокого уровня на низкий. При опережении по фазе exopxdM

СИГНаЛОМ 0вх1 ВХОДНОГО СИГНаЛа Uex2 На ВЫходах Тр 1(2) формируются прямоугольные импульсы, начало которых совпадает с моментом перехода через ноль с низкого на

ВЫСОКИЙ Uex1 (Uex2), а КОНЕЦ С ВЫСОКОГО На

НИЗКИЙ Uex2 (Uex1). СРЕДНЕЕ ЗНаЧЕНИЕ ВЫХОДного сигнала интегратора равно КИ1 р. 3 ил.

1775844

Изобретение относится к области электротехники и может быть использовано для регулирования скорости вращения асинхронных электродвигателей в различных отраслях промышленности.

Известен частотно-фазовый детектор, содержащий дифференциальный усилитель, выход которого является выходом устройства, два 0-триггера; элемент И-НЕ, входы которого соединены с прямыми выходами D-триггеров, а выход — с R-входами

D-триггеров, 0-входы 0-триггеров соединены с источником логической "1", а входы синхронизации 0-триггеров являются входами частотно-фазового детектора, два элемента И, два блока задержки, причем прямые выходы каждого D-триггера через соответствующий элемент И соединены с входами дифференциального усилителя, а второй вход каждого элемента И через соответствующий блок задержки соединен с инверсным выходом соответствующего

D-триггера, Недостатком указанного частотно-фазового детектора является низкая точность.

Известен также частотно-фазовый детектор, содержащий первый и второй Dтриггеры, входы синхронизации которых я вля ются входами частотно-фазового детектора, а информационные 0-входы 0-триггеров являются входами логической единицы частотно-фазового детектора, элемент ИНЕ, входы которого соединены с прямыми выходами первого и второго D-триггеров, а выход — c входами сброса О-триггеров, четыре резистора, два конденсатора и операционный усилитель, выход которого является выходом частотно-фазового детектора, причем инверсный. выход первого Dтриггера соединен через последовательно подключенные первый и второй резисторы с прямым выходом второго D-триггера, а точка соединения первого и второго резисторов подключена к инвертирующему входу операционного усилителя и первому выводу первого конденсатора, другой вывод которого соединен с выходом операционного усилителя, прямой выход первого . 0-триггера соединен через последовательно подключенные третий и четвертый резйсторы с инверсным выходом второго

D-триггера. а точка соединения третьего и четвертого резисторов подключена к неинвертирующему входу операционного усилителя и первому выводу второго конденсатора, другой вывод которого подключен к общей шине./

Недостатком известного частртно-фазового детектора является наличие нелинейных искажений.

Целью изобретения является уменьшение нелинейных искажений.

Поставленная цель достигается тем, что в частотно-фазовом детекторе, содержащем

5 первый и второй D-триггеры, входы синхронизации которых являются входами частотно-фазового детектора, а информационные

0-входы D-триггеров являются входами логической единицы частотно-фазового детек- .

10 тора, операционный усилитель, выход . которого является выходом частотно-фазового детектора. при этом инверсный выход первого 0-триггера подключен к прямому выходу, второго 0-триггера через последо15 вательно соединенные первый и второй резисторы, точка соединения которых подключена к инвертирующему входу операционного усилителя, к которому через первый конденсатор подключен выход one20 рационного усилителя, прямой выход первого 0-триггера подключен к инверсному выходу второго D-триггера через последовательно соединенные третий и четвертый резисторы, точка соединения которых под25 ключена к неинвертируемому входу опера--. ционного усилителя, который соединен с общей шиной через второй конденсатор, согласно изобретению, вход синхронизации первого D-триггера подключен к входусбро30 са второго D-триггера через введенный первый одновибратор, вход синхронизации второго D-триггера подключен к входу сброса первого 0-триггера через введенный второй одновибратор, 35 На фиг. 1 приведена структурная электрическая схема частотно-фазового детектора;.на фиг. 2 и 3 — временные диаграммы работы его, Частотно-фазовый детектор содержит

40 первый и второй D-триггеры 1 и 2, первый и второй одновибраторы 3 и 4, первый, второй, третий и четвертый резисторы 5. 6, 7 и

8, операционный усилитель 9, первый и второй конденсаторы 10 и 11.

45 Информационные 0-входы первого и второго 0-триггеров 1 и 2 являются входами логиче. ской единицы частотно-фазового детектора.

Входы синхронизации первого и второго 0триггеров 1 и 2 являются первым и вторым

50 входами частотно-фазового детектора и соединены соответственно с входами первого и второго одновибраторов 3 и 4, Входы сброса первого и второго 0-триггеров 1 и 2 подключены соответственно к выходам вто55 рого 4 и первого 3 одновибраторов. Инверсный выход первого D-триггера 1 через последовательно соединенные первый и второй резисторы 5 и 6 подключены к прямому выходу второго 0-триггера 2, Прямой выход первого D-триггера 1 подсоединен

1775844

30

40

45 где К вЂ” коэффициент передачи интегратора.

Р1 и Pz — длительности однополярных полуволн прямоугольных входных сигналов

Usx.1 и Usx.2.

55 через последовательно соединенные третий и четвертый резисторы 7, 8 к инверсному входу второго D-триггера 2. Точка соединения первого и второго резисторов 5 и 6 подключена к инверсному входу операционного усилителя 9 и первому выводу первого конденсатора 10, второй вывод которого соединен с выходом операционного усилителя 9.

Точка соединения третьего и четвертого резисторов 7, 8 подсоединена к неинверсному входу операционного усилителя 9 и первому выводу второго конденсатора 11, второй вывод которого подключен к общей шине, Частотно-фазовый детектор работает следующим образом.

В исходном состоянии входные сигналы отсутствуют, на информационных 0-входах

0-триггеров 1 и 2 присутствуют сигналы логической "единицы", на прямом (инверсном) выходе первого и второго триггеров 1 и 2 присутствует сигнал "ноль" ("единица"), потенциалы на обоих входах операционного усилителя 9 равны между собой, выходной сигнал операционного усилителя 9 равен нулю.

При подаче на динамические входы синхронизации первого и второго 0-триггеров

1 и 2 сравниваемых сигналов 0вх.1 и Usx.z соответственно на выходах одновибраторов 3 и 4 формируются узкие прямоугольные импульсы в момент перехода сигналов через ноль с высокого уровня на низкий.

При опережении по фазе входным сигналом

Usx.< входного сигнала 0вх.г на прямом выходе первого (второго) D-триггера 1 (2) формируются прямоугольные импульсы, начало которых совпадает с моментом перехода через ноль с низкого уровня на высокий уровень входного сигнала Usx. 1(Usx.2), а конец импульсов совпадет с моментом перехода через ноль с высокого уровня на низкий входного сигнала Овх.г (0вх.)). Среднее значение выходного сигнала интегратора (фиг

2,9) определяется:, 2 X =PE + P 2 Л - Р1

ug = fp u)dp- fp + Uzdp — =КО р, 5

В случае, когда входной сигнал Usx,1 отстает по фазе от входного сигнала Usx.2 среднее значение выходного сигнала определяется (фиг.3)

2И вЂ” p2 2Л вЂ” Д +p

9 = fp,+> u)dp-Зр 02дула К(/2р °

Интегратор разности двух напряжений, построенный на операционном усилителе 9, резисторах 5, 6, 7 и 8, конденсаторах 10 и 11 позволяет улучшить температурную стабильность, так как в широком диапазоне рабочих температур синхронное изменение уровней логических "0" и "1" на выходах

D-триггеров 1 и 2 практически не влияет на выходное напряжение частотно-фазового детектора.

Использование предлагаемого частотно-фазового детектора позволяет повысить точность по сравнению с прототипом за счет уменьшения нелинейных искажений.

Формула изобретения

Частотно-фазовый детектор, содержащий первый и второй 0-триггеры, входы синхронизации которых являются входами частотно-фазового детектора, а информационные 0-входы D-триггеров являются входами логической единицы частотно-фазового детектора, операционный усилитель, выход которого является выходом частотно-фазового детектора, при этом инверсный выход первого D-триггера подключен к прямому выходу второго Dтриггера.через последовательно соединенные первый и второй резисторы, точка соединения которых подключена к инвертирующему входу операционного усилителя, к которому через первый конденсатор подключен выход операционного усилителя, прямой выход первого 0-триггера подключен к инверсному выходу второго 0-триггера через последовательно соединенные третий и четвертый резисторы, тачка соединения которых подключена к неинвертирующему входу операционного усилителя, который соединен с общей шиной через второй конденсатор, отличающийся тем, что, с целью уменьшения нелинейных искажений, вход синхронизации первого D-триггера подключен к входу сброса второго

0-триггера через введенный первый одновибратор, вход синхронизации второго Dтриггера подключен к входу сброса первого

0-триггера через введенный второй одновибратор.

1775844

08.2

ФигЛ

Составитель В.Личутин

Техред М.Моргентал Корректор Н.Тупица

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 4040 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5