Устройство для встроенного контроля дискретно- коммутационной антенной решетки с @ -диодными фазовращателями и со строчно-столбцевым фазированием

 

Использование: встроенный контроль дискретно-коммутационных антенных решеток с расширенными функциональными возможностями. Сущность изобретения: устройство содержит сумматоры первой и второй групп, pin-диодные фазовращатели, логические элементы ИЛИ первой, второй, третьей и четвертой групп,синхронизатор, блок сьема кода неисправного фазовращателя , амплитудные селекторы и логический элемент И. 1 з,п.ф-лы, 6 ил.

союз сОВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л G 01 R 29/10

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕйЬСТВУ (21) 4906160/09 (22) 29,01.91 (46) 15,12.92, Бюл, ¹ 46 (72) А.М, Голик; Ю.А, Шишов. Н.B. Мороз и

Ю.А. Клейменов (56) Авторское свидетельство СССР

N 417864, кл. Н 01 Q 21/08. 1974.

Авторское свидетельство СССР

¹ 813555, кл. Н 01 Q 21/08, 1981. (54) УСТРОЙСТВО ДЛЯ ВСТРОЕННОГО

КОНТРОЛЯ ДИСКРЕТНО-КОММУТАЦИОН"-

НОЙ АНТЕННОЙ РЕШЕТКИ С PIN-ДИОДНЫМИ ФАЗОВРАЩАТЕЛЯМИ И СО

- Изобретение относится к радиотехнике и может быт использовано к системах встроенного контроля дискретно-коммутационных антенных решеток с pin-диодными фазовращателя ми.

Известно устройство для встроенного контроля дискретно-коммутационной антенной решетки с pin-диодными фазовращателями и со строчно-столбцовым фазированием (1), содержащее синхронизатор, соединенный с вычислителем фаз антенной решетки и блоком съема кода неисправного фазовращателя. q электронных ключей в каждой строке (q — число разрядов pin-диодного фазовращателя), управляемые синхронизатором и присоединенные к блоку сравнения кодов, вторые входы которого соединены с вычислителем кодов фаз антенной решетки. Это устройство имеет низкую помехозащищенность и малую надежность.

Перечисленные недостатки устранены в другом известном устройстве для встроенного контрол (2), которое является наиболее близким по технической гущности к. Ж, „1781641 А1

СТРОЧНО-СТОЛБЦОВЫМ ФАЗИРОВАНИЕМ (57) Использование, встроенный контроль дискретно-коммутационных антенных решеток с расширенными функциональными возможностями, Сущность изобретения; устройство содержит сумматоры первой и второй групп, pin-диодные фазовращатели, логические элементы ИЛИ первой, второй, третьей и четвертой групп, синхронизатор, блок съема кода неисправного фазовращателя, амплитудные селекторы и логический элемент И. 1 з,п,ф-лы, 6 ил. предлагаемому изобретению и выбрано в качестве прототипа.

Известное устройство для встроенного контроля дискретно-коммутационной антенной решетки с р1п-диодными фазовращателями и . строчно-столбцовым фазированием содержит синхронизатор, первый выход которого соединен со входом вычислителя кодов фаз антенной решетки, а второй выход подключен к первому входу блока съема кода неисправного фазовращателя, электронные ключи в каждой строке, управляющие входы которых соединены со вторым N-разрядным (N — число строк антенной решетки) выходом синхронизатора, а выходы подключены к первому N-разрядному входу блока сравнения кодов, второй вход которого соединен с выходом вычислителя кодов фаз антенной решетки, а выход подключен ко второму входу блока сьема кода неисправного фазовращателя, выход которого является выходом устройства, логические элементы ИЛИ, подключенные выходами ко входу каждого электронного ключа, а каждый анод pin-диодов фазовра1781641

10

20

55 щателей одной строки соединен со входом логического элемента ИЛИ через дифференцирующие цепи, Однако известное устройство не обеспечивает высокую достоверность контроля.

Целью изобретения является повышение достоверности контроля.

Положительный эффект предлагаемого устройства состоит в том, что в отличие от прототипа устройство реагирует на обрывы в цепях р!п-диодов и распознает вид отказа

pin-диода (короткое замыкание или обрыв).

Поставленная цель достигается тем, что в устройство для встроенного контроля дискретно-коммутационной антенной решетки c pin-диодными фазовращателями и со строчно-столбцовым фазированием, включающее синхронизатор, выход которого подключен к первому входу блока съема кода неисправного фазовращателя, выход которого является первым выходом устройства, N электронных ключей первой группы, вход каждого из которых подсоединен к выходу соответствующего логического элемента ИЛИ первой группы, а управляющие входы к первому N разрядному выходу синхронизатора, дополнительно введены

MNQ электронных ключей второй группы, MNQ электронных ключей третьей группы, N электронных ключей четвертой группы, MNQ амплитудных селекторов, N логических элементов ИЛИ второй группы и логический элемент И, причем вход mnq-ra амплитудного селектора подключен к аноду

pin-диода q-го разряда фазовращателя, mro стобца и и-й строки(m =1 ... M; n =1„, N;

q = 1,.„Q), первый выход — к входу пищ-го электронного ключа второй группы, а второй выход — к входу mnq-го электронного ключа третьей группы, выход которого подсоединен к mq-му входу n-ro логического элемента ИЛИ второй группы, а mq-й вход и-го логического элемента ИЛИ первой группы подключен к выходу mnq-ro электронного ключа второй группы, выход каждого логического элемента ИЛИ второй группы через и-й электронный ключ четвертой группы подключен к первому входу логического элемента И, к второму входу которого подсоединены выходы электроннйх. ключей первой группы, э также второй вход блока съема кода неисправного фазовращателя, выход логического элемента И является вторым выходом устройства, управляющие входы каждого mnq-го электронного ключа второй и третьей групп объединены и подключены к р-й п.-разрядной линии в-й шины второго выхода сийхронизатора вход которого является управляющим входом устройства, управляющий вход и-го электронного ключа четвертой группы подсоединен к управляющему входу п-го электронного ключа первой группы, Кроме того, амплитудный селектор содержит последовательно соединенные пороговый элемент с инверсным выходом, вход которого является входом амплитудного селектора, и логический элемент И-НЕ, выход которого является первым выходом амплитудного селектора, интегрирующую

RC-цепь, вход которой подсоединен ко входу порогового элемента с инверсным выходом, а выход подключен ко второму входу логического. элемента И вЂ” НЕ и является вторым выходом амплитудного селектора, Наличие отличительных признаков приводит к повышению достоверности контроля.

На фиг. 1 приведена структурная схема устройства для встроенного контроля дискретно-коммутационной антенной решетки; на фиг, 2 — структурная схема амплитудного селектора; на фиг. 3 — схема включения pin-. диода; на фиг. 4 — эпюры напряжений, поясняющие функционирование исправного

pin-диода; на фиг. 5 — эпюры напряжений, поясняющие выявление отказавшего pinдиода (обрыв в цепи pin-диода); нэ фиг. 6— эпюры напряжений, поясняющие принцип выявления отказавшего pin-диода (короткое замыканиЕ в цепи р!п-диода).

Устройство для встроенного контроля дискретно-коммутационной антенной решетки содержит (фиг, 1): логические элементы ИЛИ первой группы 1, pin-диодные фэзовращатели 2, электронные ключи первой группы 3, синхронизатор 4, блок 5 съема кода неисправного фазовращателя, амплитудные селекторы 6, электронные ключи второй группы 7, электронные ключи третьей группы 8, логические элементы

ИЛИ второй группы 9, электронные ключи четвертой группы 10, логический элемент И

11, Вход синхронизатора 4 подключен к центральному процессору радиотехнической системы, а выходы блока 5 и логического элемента И 11 соединены со входящим в состав антенной решетки устройством, осуществляющим компенсацию погрешностей реализации заданного амплитудно-фазового распределения на ее раскрыве, и подключены к системе отображения информации радиотехнической системы.

В состав амплитудного селектора 6 входят (фиг, 2) пороговый элемент 12 с инверсным выходом, логический элемент И-НЕ 13 и интегрирующая RC-цепь14, При атом вход порогового элемента 12 является входом

1781641 амплитудного селектора 6, выход логического элемента И-НЕ 13 — первым выходом амплитудного селектора 6, а выход интегрирующей RC-цепи 14 — вторым выходом амплитудного селектора 6, Устройство для встроенного контроля дискретно-коммутационной антенной решетки работает следующим образом;

Система управления лучом антенной решетки производит в момент изменения направления излучения перефазировку элементов, Перефазировка элементов антенной решетки начинается с предварительной установки pin-диодных фазовращателей 2 в нулевое состояние, при котором все pin-диоды обесточены, После установки всех pin-диодных фазовращателей 2 в состояние, соответствующие выбранному направлению излучения антенной решетки, на вход синхронизатора

4 поступает импульс управления от центрального процессора радиотехнической системы, С приходом импульса управления синхронизатор 4, управляя состояниями электронных ключей 3. 7, 8 и 10, осуществляет опрос состояний pin-диодов в следующей последовательности: pin-диод 1-го разряда фазовращателя, расположенного а . 1-ой строке 1 -ro столбца; pin-диод 2-ro разряда фазовращателя, расположенного в 1-й строке 1-го столбца, „pin-диод q-co разряда фазовращателя (q — число разрядов plnдиодного фазовращателя), расположенного в 1-й строке 1-го столбца; pin-диод 1-ro разряда фазовращателя, расположенного в 1-й строке 2-ro столбца; pin-диод 2-го разряда фазовращателя, расположенного в 1-й строке 2 -го столбца...,. pin-диод q-го разряда фазовращателя, расположенного в 1-й строке 2-го столбца, .„, pin-диод 1-го разряда фазовращателя, расположенного в 1-й строке М-го столбца; pin-диод 2-го разряда фазовращателя, расположенного в 1-й строке

М-ro столбца, ..., pin-диод q-го разряда фазовращателя, расположенного в 1-й строке

M-го столбца; далее осуществляется аналогичная проверка состояний pin-диодов фазовращателей, расположенных во 2-й строке, затем в 3-й и т,д. до N-й строки, :В процессе контроля состояний pin-диодов на выходах соответствующих анализируемой строке логических элементов ИЛИ 1 и 9 (см. фиг. 1) формируются сигналы, характеризующие состояния pin-диодов фазовращателей этой строки, Сигнал "логическая 1" на выходе логического элемента ИЛИ 1 первой группы соответствует неисправному состоянию контролируемого в данный момент pin-диода, Если в тот же момент времени на выходе

25 диода.

Ситуация 1: pin-диод исправен; после предварительного обнуления на pin-диод подана команда, переводящая его в состояние "1" (фиг, 4 а).

30 Напряжение U в цепи диода ниже

40

55 .pin-диода превышает пороговый уровень.

Поэтому на первом входе элемента И вЂ” HE 13

20 логического элемента ИЛИ 9 второй группы - логический 0", то это соответствует короткому замыканию в цепи контролируемого

pin-диода, а если "логическая 1" — обрыву.

Выявление отказавшего pin-диода, а также распознавание вида отказа (обрыв или короткое замыкание) осуществляется в предлагаемом устройстве с помощью амплитудного селектора 6 (фиг. 2).

Пороговый уровень Unop порогового элемента 12 с инверсным выходом устанавливают с таким расчетом. чтобы при подаче на pin-диод команды "1" его могло превысить напряжение, снимаемое с pin-диода, в цепи которого имеется обрыв, Это возможно благодаря тому, что величина напряжения, снимаемого с исправно работающего диода, находящегося в состоянии "1 "0 (фиг. 3, фиг. 4 а), меньше чем напряжение, снимаемое с р1п-диода, в цепи которого имеется обрыв при подаче на него команды

"1" (фиг. 5 а).

Возможны шесть различных ситуаций, возникающих при контроле состояния plnзначения Unpp. Поэтому Mà инверсном выходе порогового элемента 12 — логическая 1.

Интегрирующая RC-цепь 14 запоминает уровень напряжения. соответствующий обнуленному состоянию pin-диода U на вре"о" мя, достаточное для — контроля всех фазовращателей антенной решетки и через ограничительное сопротивление создает на втором входе логического элемента И вЂ” HE

13 уровень "логическая 1". Поэтому на первом выходе амплитудного селектора 6 — О, Ситуация 2: pin-диод исправен; после предварительного обнуления при перефазировке элементов антенной решетки диод остается в прежнем состоянии (фиг. 4 б) т.к. подана команда "0".

На первом входе элемента И вЂ” НЕ 13—

"1", на втором входе также "1". Поэтому на первом выходе амплитудного селектора 6—

"0", Ситуация 3: в цепи pin-диода обрыв; после предварительного обнуления на него подана команда "1" (фиг. 5 а).

Значение напряжения U>e на аноде — "0", а на втором входе — "1". В результате, на первом выходе амплитудного селектора

6 появится уровень "логическая 1", который при соответствующих управляющих сигна1781641 лах синхронизатора 4 поступит через элек- тора 6 те же. что и в ситуации 5, Поэтому на тоонный ключ 7, логический элемент ИЛИ 1 первом выходе устройства появится код неи электронный ключ 3 на второй вход блока исправного разряда фазовращателя и код

5 съема кода неисправного фазовращателя, координат этого фазовращателя, а на втона первый вход которого в этот момент от 5 ром выходе устройства, как и в ситуации 5, синхронизатора 5 поступает код номера ис- — "логический 0". следуемого разряда фазовращателя, и код Таким образом, в процессе контроля сокоординат фазовращателя (номер строки и стояний pin-диодных фазовращателей 2 ани номер столбца т), атакже на второй вход тенной решетки путем анализа реакций логического элемента И 11, Таким образом, 10 pin-диодов на команды управления ("0" и в этой ситуации предлагаемое устройство в "1") на выходе блока 5 съема кода неисправотличии от прототипа распознает неисправ- ного фазовращателя в определенные моный pin-диод. менты времени производится считывание

На втором выходе амплитудного селек- двоичного кода; состоящего из кода номера тора 6 (см. фиг, 2) также появится уровень 15 строки и кода номера столбца неисправного

"логическая 1", который через электронный фазовращателя, а также кода номера откаключ 8, логический элемент ИЛИ 9 и элект- завшего в нем разряда. В этот же время с ронный ключ 10 поступит на первый вход выхода элемента И 11 считывается код вида логического элемента И 11. Сигнал "логиче- отказа ðin-диода ("0" — короткое замыкание, ская "1" на втором выходе устройства (на 20 "1"-обрыв). выходе логического элемента И 11, см. фиг, Ф о р м у л а и з о б р е т е н и я

1) соответствует обрыву в цепи pin-диода 1. Устройство для встроенного контроля исследуемого разряда фазовращателя, код дискретно-коммутационной антенной рекоторого в этот момент считывается с пер- шетки с pin-диодными фазовоащателями и вого выхода устройства. 25 со строчно-столбцовым фазированием, Ситуация 4. в цепи pin-диода обрыв; по- включающее синхронизатор, выход которосле предварительного обнуления при пере- го подключен к первому входу блока съема фазировке элементов антенной решетки кода неисправного фэзовращателя, выход

pin-диод остается в прежнем состоянии которого является первым выходом устрой(фиг. 5 б), т,к. подана команда "0". 30 ства, N электронных ключей первой группы, На первом входе элемента И вЂ” НŠ— "1", вход каждого из которых подсоединен к вына втором входе — также "1", а на выходе "0". ходу соответствующегологического элеменТо есть в данной ситуации предлагаемое та ИЛИ первой группы, а управляющие устройство, как и прототип, не распознает входы — к первому N-разрядному выходу неисправный pin-диод(т.к, нет погрешности 35 синхронизатора, о т л и ч а ю щ е е с я тем, в установке его состояния), что, с целью повышения достоверности конСитуация 5, в цепи pin-диода короткое . троля, введены MNQ электронных ключей замыкание; после предварительного обну- второй группы, MNQ электронных ключей ления на него подана команда "1" (фиг, 6 а). третьей группы, N электронных ключей четНа первом входе элемента И вЂ” НЕ 13 — 40 вертой группы, MNQ амплитудных селекто"1", на втором входе элемента И вЂ” НЕ 13 и на ров N логических элементов ИЛИ второй втором выходе амплитудного селектора 6 — группы и логический элемент И приче

>< A lt "о"

О, т.к, в этом случае Ок = 0(см, фиг. вход mnq-го амплитудного селектора под6а). На выходе И-НЕ 13 — "1", Таким абра- ключен к аноду pin-диода q-го разряда фазом, в данной ситуации предлагаемое уст- 45 зовращателя m-го столбца и и-й строки (m =ройство распознает отказ pin-диода и на 1, ... M; и =1, .„N, q =-1... Q), первый выход выходе блока 5 съема кода неисправного — к sxopymnq-го электронного ключа второй фазовращателя появится соответствующий группы, а второй выход — к входу mnq-го код. На втором выходе устройства в этот электронного ключа третьей группы, выход момент — уровень "логический 0", что соот- 50 которого подсоединен к mq-му входу n-ro ветствует короткому замыканию в цепи pin- логического элемента ИЛИ первой группы, диода исследуемого разряда à mq-й вход и-го логического элемента ИЛИ фазовращателя, . " второй группы подключен к выходу mnq-го

Ситуация 6; в цепи pin-диода короткое электронного ключа третьей группы, выход замыкание; после предварительного обну- 55 каждого логического элемента ИЛИ второй ления при перефазировке элементов антен- группы через и-й электронный ключ четверной решетки на pin-диод подана команда той группы йодключен к первому входу ло"0" (фиг,бб), - — - гического элемента И, к второму входу

Логические уровни на входах элемента которого подсоединены "выходй электронИ-НЕ 13 и на выходах амплитудного селек- ных ключей первой группы, а также второй

1781641

Фиг./

Вькод I

Висод 2 вход блока съема кода неисправного фазовращателя, выход логического элемента И является вторым выходом устройства, управляющие входы каждого mnq-го электронного ключа второй и третьей групп объединены и подключены к q-й л-разрядной линии m-й шины второго выхода синхронизатора, вход которого является управляющим входом устройства. управляющий вход и-го электронного ключа четвер.той группы подсоединен к управляющему входу и-го электронного ключа первой группы.

2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что амплитудный селектор включает последовательно соединенные пороговый

" элемент с инверсным выходом, вход которо5 го является входом амплитудного селектора, и логический элемент И-НЕ, выход которого является первым выходом амплитудного селектора, интегрирующую RCцепь, вход которой подсоединен к входу

10 порогового элемента с инверсным выходом, а выход подключен к второму входу логического элемента И-HE и является вторым выходом амплитудного селектора.

1781641 а) 7иг. 5

Коианда "I" а) б) Фиг. б

Составитель А.Голик

Техред M,Mîðãåíòàë

Редактор А;Бер

Корректор Л.Ливринц

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 4273 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5