Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах постоянной памяти. Целью изо2 бретения является повышение быстродействия запоминающего устройства. Цель достигается тем, что устройство содержит две группы регистров 2,3 сдвига, мультиплексоры 8 с соответствующими связями. Регистры 2,3 сдвига группируют кванты данных так, чтобы записывать одновременно 8 многоразрядную микросхему памяти 7 накопителя 5 идентичные разряды n-слов и считывать из накопителя одновременно пслов с последующей их дешифрацией младшими разрядами адреса с помощью мультиплексоров 8. Это позволяет уменьшить время записи информации в устройство . 1 ил.

COlO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л G 11 С 29/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4852198/24 (22) 17.07,90 (46) 30.01.93, Бюл. М 4 (71) Институт точной механики и вычислительной техники им. С.A,Jlåáåäåàà (72) В.Д.Шашка и И.В.Шляхов (56) Авторское свидетельство СССР

N 1142861, кл. G 11 С 17/00, 1983, Вопросы специальной радиоэлектроники. Сер. ЭВТ, 1987, вып., с. 50 — 60. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах постоянной памяти, Целью изо„, . Ж 1791851 A l бретения является повышение быстродействия запоминающего устройства. Цель достигается тем, что устройство содержит две группы регистров 2,3 сдвига. мультиплексоры 8 с соответствующими связями, Регистры 2,3 сдвига группируют кванты данных так, чтобы записывать одновременно в многоразрядную микросхему памяти 7 накопителя 5 идентичные разряды и-слов и считывать из накопителя одновременно пслов с последующей их дешифрацией младшими разрядами адреса с помощью мультиплексоров 8. Это позволяет уменьшить время записи информации в устройстВ0. 1 H/l.

1791851

Изобретение относится к области вычислительной техники и может быть использовано в устройствах постоянной памяти с использованием микросхем РПЗУ с электрическим стиранием информации, которые перепрограммируются в процессе работы.

Известно постоянное запоминающее устройство с обнаружением и исправлением ошибок, которое содержит основные блоки постоянной памяти, дополнительные блоки постоянной памяти, блокдекодирования, мультиплексор.

Недостатком данного устройства является отсутствие возможности корректировки и смены програ nм в процессе работы с устройством.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее накопитель, адресные шины которого являются адресными входами первой группы устройства, блок кодирования, входы которого являются информационными входами устройства, декодер, выходы которого являются выходами устройства.

Недостатком указанного устройства является запись в накопитель в цикле записи только одного слова и непосредственно в микросхему памяти байта информационного слова. Это существенно увеличивает время программирования устройства и снижает его надежность. При типичном значении времени записи одного байта в микросхемах РПЗУ с электрическим стиранием информации 10 мс время программирования устройства емкостью 256 К слов занимает около одного часа и выше. Кроме того, так как для коррекции ошибок используется корректирующий код Хзмминга, исправляющий одиночную ошибку и обнаруживающий двухкратную ошибку, то отсутствует возможность коррекции ошибок высокой кратности, в том числе и при отказе микросхемы памяти в целом. Предполагается, что такие ошибки маловероятны. Так как каждое очередное слово считывается в каждом цикле считывания, а он в несколько раэ длиннее такта синхронизации устройства, то существенно увеличивается суммарное время считывания полного информационного обьема накопителя, Целью изобретения является повышение быстродействия устройства.

Цель достигается тем, что s запоминающее устройство, содержащее накопитель, адресные шины которого являются адресными входами nepsoA группы устройства, блок кодирования, входы которого являются информационными входами устройства, адресные входы второй группы устройства

11, входную информационную шину 12, внутренние шины 13 и выходную информационную шину 14.

50 Входы первой группы регистров 2 сдвига соединены с входной информационной шиной 12 и соответствующими входами блока 1 кодирования, выходы которого соединены с входами соответствующих регистров

55 3 сдвига второй группы, выходы первой и второй групп регистров 2, 3 сдвига через внутренние шины 13 соединены с входамивыходами накопителя 5 и информационными входами мультиплексоров 8, адресные шины накопителя 5 являются адресными

45 декодер, выходы которого являются выходами устройства, введены две группы регистров сдвига, мультиплексоры, выходы которых соединены с соответствующими входами декодера, соответствующие входы управления мультиплексоров объединены и являются адресными входами второй группы устройства, информационные входы мультиплексоров подключены к соответствующим разрядным шинам накопителя и соединены с выходами соответствующих регистров сдвига первой и второй групп, входы регистров сдвига первой группы соединены с соответствующими входами блока кодирования, выходы которого соединены с входами соответствующих регистров сдвига второй группы, Сущность изобретения заключается в накоплении квантов данных, сгруппированных посредством секционного регистра сдвига так, чтобы записывать одновременно в многоразрядную микросхему памяти накопителя идентичные разряды п-слов и считывать из накопителя одновременно пслов с последующей их дешифрацией младшими разрядами регистра адреса на секционных мультиплексорах, Сравнение заявляемого технического решения с прототипом позволило установить соответствие его критерию "новизна", При изучении других известных технических решений в данной области техники признаки, отличающие заявляемое изобретение от прототипа не были выявлены, и потому они обеспечивают заявляемому техническому решению соответствие критерию

"существенные отличия".

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит блок 1 кодирования, первую и вторую группы регистров 2, 3 сдвига, содержащих секции 4 сдвига, накопитель 5, содержащий колонки б микросхем

7 памяти, мультиплексоры 8, декодер 9, адресные входы первой группы устройства 10, 1791851

55 входами 10 первой группы устройства, входы управления мультиплексоров 8 обьединены и являются адресными входами 11 второй группы устройства, выходы мультиплексоров 8 соединены с соответствующими входами декодера 9, выходы которого подключены к выходной информационной шине 14, Организация связей между адресными входами первой группы устройства выполнена аналогично известному запоминающему устройству.

Работает запоминающее устройство следующим образом.

В режиме записи накопителя 5 информационные слова квантами по шине 12 поступают на входы регистров сдвига 2 первой группы. Длина квантов слов выбирается равной количеству информационных разрядов в микросхеме 7. В настоящее время наибольшее распространение получили микросхемы РПЗУ с организацией восемь разрядов в слове.

Каждая секция 4 первой группы регистра 2 представляет собой восьмиразрядный регистр сдвига и предназначена для записи идентичного разряда восьми слов. Таким образом в 1-ю секцию записывается 1-й разряд 8-ми слов (р), во 2-ю секцию — 2-й разряд 8-ми лов (2р), в m-ю секцию — m разряд

8-ми слов (mp). По входной информационной шине 12 разряды слова поступают на вход блока 1 кодирования. Проходя через блок 1, каждое слово дополнительно приобретает соответствующее количество корректирующих разрядов, Корректирующие разряды аналогично информационным разрядам переписываются в секции регистров

3 сдвига второй группы: в m.+ 1 секцию записывается 1-й корректирующий разряд кода Хзмминга (1рХ) 8-ми слов, в m+ 2 секцию — 2рХ, в m + k секцию — КрХ.

В итоге на регистрах 2, 3 первой и второй групп формируется слово длиной n(m+ k) разрядов, где и = 8. За один цикл записи данное слово по внутренним шинам 13 переписывается в одну из колонок 6 микросхем 7 накопителя 5. Выборка адреса колонки 6 и адресов микросхем 7 осуществляется разрядами Аэ — Ап, адресных входов

10 первой группы устройства. Количество колонок 6 в накопителе 5 определяется его информационной емкостью, а количество микросхем 7 в колонке 6 задается числом разрядов в информационном слове.

Таким образом в восьмиразрядную микросхему памяти записывается идентичный разряд 8-ми слов, За счет этого время программирования накопителя сокращается в восемь раз, В случае отказа микросхемы памяти будет неисправным только один

50 разряд в 8-л1и словах, и он будет корректироваться кодом Хзмминга, исправляющим однократную и обнаруживающим двойную ошибку в каждом из 8-ми слов в режиме считывания. Перевод многократных ошибок в класс однократных повышает надежность блока накопителя.

При выполнении операции считывания иэ накопителя 5 за один цикл на информационные входы мультиплексоров 8 поступает группа из n(m + k)-разрядных слов.

Обращение происходит к тем же колонкам

6 микросхем 7 в накопителе 5, что и в режиме записи. На выходы мультиплексоров 8 будет выдаваться одно из 8-ми считанных слов, выбор которого осуществляется с помощью разрядов Ао, А1, Az адресных входов второй группы устройства. Считанное слово поступает на вход декодера 9 и далее на выходную информационную шину 14. Таким образом производится последовательная выборка 8=ми считанных слов. В режиме считывания сдвиговые регистры первой и второй групп переводятся в высокоимпедансное состояние(2-состояние) с целью отключения их от внутренних шин 15.

Если в считанном слове имеется ошибка, то декодер 9 осуществляет исправление одиночной ошибки и обнаружение двойной.

Для выборки следующих 8-ми слов запускается новое обращение к блоку памяти. Такая организация выдачи данных существенно повышает темп обмена с внешними устройствами.

Возможно расширение емкости памяти запоминающего устройства. В этом случае дополнительные накопительные блоки подключаются непосредственно по входу к регистру 3, а по выходу — к выходам мультиплексоров 8. Предельное их количество задается допустимой емкостью нагрузки входов.

Использование предложенного запоминающего устройства обеспечивает, по сравнению с существующими, следующие преимущества;

1, Существенно сокращается время записи в накопитель при байтовой органиэации микросхемы памяти.

2, Увеличивается темп обмена данными с внешними устройствами.

Формула изобретения

Запоминающее устройство, содержащее накопитель,. адресные шины которого являются адресными входами первой группы устройства, блок кодирования, входы которого являются информационными входами устройства, декодер. выходы которого являются выходами устройства, о т и и1791851

Составитель С. Королев

Техред M.Ìoðãåíòàë Корректор Л. Филь

Редактор

Заказ 154 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит две группы регйстров сдвига, мультиплексоры, выходы которых соединены с соответствующими входами декодера, соответствующие входы управления мультиплексоров соединены и являются адресными входами второй группы устройства, информационные входы мультиплексоров подключены к соответствующим разрядным шинам накопителя и соединены с выходами соответствующих регистров сдвига первой и второй групп, входы реги5 стров сдвига первой группы соединены с соответствующими входами блока кодирования, выходы которого соединены с входами соответствующих регистров сдвига второй группы, 10