Устройство для функционального контроля больших интегральных схем

 

СОЮЗ СОВЕ ТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л G 01 R 31/28

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛ6СТВУ (21) 4879908/21 (22) 02.11.90 (46) 28;02.93. Бюл. N 8 (71) Научно-исследовательский институт полупроводникового машиностроения (72) В.В.Козлов (56) Грачев О.Г., Данилин Н,Н. и др. Система

"Элекон СФ" для контроля электрических параметров БИС ЗУ и микропроцессоров.—

Электронная промышленность, 1980, N 6, с, 21.- 31.

Авторское свидетельство СССР

М 1291905, кл. 6 01 R 31/28, 1985, (54) УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ . (57) Использование: в контрольно-измерительной технике, в частности в измерительном оборудовании для полупроводниковых

„„51 „„1798743 А1 приборов с повышенной степенью интеграции, Сущность изобретения: устройство содержит N каналов воздействия-измерения по числу выводов контролируемой схемы, из которых сформировано и групп по m каналов в каждой группе, каждая из которых содержит блоки аналоговых компараторов, формирователи импульсов, распределитель сигналов, блоки задержки, блоки коммутации, D-триггеры, общие для всех каналов и групп воздействия-измерения, блок памяти, блок тестовых последовательностей, блок синхронизации, контактный блок для подключения контролируемой схемы, вычислительный блок и выходную шину. Новым в устройстве является введение и расп ределителей сигналов и блоков памяти по числу групп, а также функциональных связей указанных узлов между собой и с другими узлами устройства. 5 ил.

1798743

Изобретение относится к контрольноизмерительной технике, в частности к измерительному оборудованию для полупроводниковых приборов с повышенной степенью интеграции, и предназначено для использования в системах автоматического контроля динамического функционирования больших интегральных схем (БИС) с количеством выводов до 256 и классификации их пб результатам контроля на группы.

Целью изобретения является устранение отмеченного недостатка, а именно повышение производительности работы устройства для функционального контроля

БИС за счет повышения эффективности использования аппаратных средств по групповому принципу, заключающемуся в распределении ресурсов измерения N каналов an групп по m каналов в каждой группе и одновременном контроле временных параметров в каждой группе па каждому контролируемому выводу схемы.

На фиг.1 изображена функциональная схема устройства для функционального контроля БИС по одной группе выводов, обьединяющей m каналов воздействия-измерения; . на фиг.2 —.4 — примеры конкретного выполнения отдельных узлов и блоков устройства; на фиг,5 — временные диаграммы, поясняющие работу устройства.

Устройство содержит блоки 1-1...1-m аналоговых компараторов, формирователи

2-1...2-m импульсов, распределитель 3 сигналов, блоки 4-1...4-m задержки, блоки 51...5-m коммутации, 0-триггеры 6-1...6-m, 7-1...7-m, 8-1„.8-m, блок 9 памяти, блок 10 тестовых последовательностей, блок11 синхронизации, контактный блок 12, вычислительный блок 13 и выходную шину 14. Блоки

1-1...1-m аналоговых компараторов состоят из аналоговых компараторов 15-1...15-m верхнего уровня и аналоговых компараторов 16-1,;.16-m нижнего уровня, а вычислительный блок 13 — из блока 17 согласования и ЗВМ 18.

Входы блоков 1-1...1-m аналоговых компараторов, образованные первыми обьединенными входами компаратарав t5-1.. 15-m, 16-1...16-m верхнего и нижнего уровней соответственно, и выходы формирователей 2-1...2-m импульсов соединены с.

K0HTBKTHblM 6ll0KOM 12.

Выходы кампараторов 15-1...15-m верх, него уровня раздельно соединены со входами первой группы входов распределителя 3 сигналов, а выходы компараторов 16-1...16m нижнего уровня — со входами. второй группы входов распределителя 3, выходы первой и второй групп выходов которого раздельно соединены с первыми и вторыми входами блоков 4-1.„4-m задержки, Первые входы формирователей 2-1...2-m раздельно соединены с выходами первой группы выходов блока 10 тестовых последовательностей, а вторые входы — с выходами второй группы выходов блока 10, выходы третьей группы выходов которого раздельно соединены с информационными входами триггеров 6-1...6-m, а выходы четвертой группы выходов — с информационными входами триггеров 7-1...7-m, Синхронизирующие входы триггеров 6-1...6-m, 7-1...7-m обьединаны и подключены к первому выходу блока

11 синхронизации. Выходы триггеров 61...6-m раздельно соединены с первыми входами соответствующих блоков 5-1...5-m коммутации, а выходы триггеров 7-1...7-m— со вторыми входами соответствующих бло20 ков 5-1...5-m коммутацйи, третьи и четвертые входы которых раздельно соединены с первыми и вторыми выходами соответствующих блоков 4-1...4-m задержки. Выходы блоков 5-1...5-m коммутации раздельно соединены с информационными входами триггеров 8-1...8-m, синхронизирующие входы . которых раздельно соединень1 с выходами второй группы выходов блока 11 синхронизации, а выходы — с выходной шиной 14.

Группа третьих входов распределителя 3 сигналов соединена с группой первых выходов блока 9 памяти, группа вторых выходов которого соединена с группами третьих входов блоков 4-1...4-m задержки, а входы — c

35 выходами вычислительного блока 13, подключенного к связанным между собой блоку

10 тестовых последовательностей и блоку

11 синхронизации.

Блоки 1-1...1-m аналоговых компарато40 ров предназначены для сравнения сигналов, поступающих с контролируемой БИС, размещенной в контактном блоке 12, с опорными напряжениями верхнего и нижнего уровня (уровнями "1" и "0" соответст45 венно), поступающими на вторые входы аналоговых компараторов 15-1...15-m, 161...16-m от программируемых источников

Upn 1-1„.О..1-в, и..г-1...Upp2-m опорнь х напряжений. Аналоговые компараторы выполнены на операционных усилителях (микросхемы 597СА1).

Формирователи 2-1...2-m импульсов служат для формирования импульсных сигналов с уровнями выходных напряжений, 55 соответствующих заданным опорным уровням напряжений UH-1„,U<-m, U>-1...U>-m, Эти сигналы являются сигналами воздействий, задаваемых через контактный блок 12 на выводы контролируемой БИС. Формирователи 2-1...2-m импульсов реализованы по

1798743

35

50

55 схеме формирователя типа "три состояния" (драйвера).

Распределитель 3 сигналов предназначен для попарного подключения и пропускания сигналов с выходов любого из блоков .1-1„,1-m аналоговых компараторов на входы любых блоков 4-1...4-m задержки в зависимости от управляющих сигналов, поступающих из блока 9 памяти на группу входов распределителя 3 сигналов.

На фиг.2 приведена функциональная схема распределителя 3 сигналов для группы из четырех каналов (m=4), выполненного . на четырех сдвоенных мультиплексорах

19...22. В качестве сдвоенных мультиплексоров применены микросхемы К1500КП171, Блоки 4-1...4-m задержки предназначены для выравнивания во времени сигналов в каналах воздействия измерения каждой из и групп, поступающих с выходов блоков

1-1...1-m аналоговых компараторов через распределитель 3 сигналов и передачи откалиброванных сигналов на входы соответствующих блоков 5-1...5-m коммутации.

Каждый из блоков 4-1...4-m задержки состоит из двух независимых линий задержки, управляемых сигналами из блока 9 памяти.

Функциональная схема блока задержки представлена на фиг.3. Каждый из блоков задержки реализован на буферных элементах 23...28, мультиплексорах 29, 30, элементах 31...34 задержки со средствами режимного обеспечения — резисторами, подключенными к источникам постоянного напряжения — 4,5 В, и мультиплексорах 35, 36. Буферные элементы 23„.25 соединены последовательно и выполнены на микросхемах К1500ЛМ122, используемых в качестве элементов задержки, причем задержка каждого элемента составляет 0,7 — 1,0 нс. Вход элемента 23 и выходы элементов 23...25 соединены со входами данных мультиплексора 29 (микросхема К1500КП171), выход которого соединен с объединенными входами элементов 31, 32 задержки с дискретностью 0,4 нс, обеспечиваемой подбором соответствующих нагрузок — резисторов, подключенных к источникам постоянного напряжения. Выходы элементов 31, 32 задержки соединены со входами данных мультиплексора 35, выполненного на микросхеме К1500КП171, Перечисленные узлы образуют первую независимую линию . задержки блока, Вторая линия задержки образована аналогичными связями буферных элементов 26...28, мультиплексора 30, элементов 33, 34 задержки и мультиплексора

36. Элементная база второй линии задержки также аналогична первой (микросхемы серии 1500). Управляющие входы мультиплексоров 29, 30, 35, 36 раздельно соединены с выходами блока 9 памяти и служат для установки соответствующих кодов задержки сигнала с дискретностью 0,4 нс в диапазоне от 0 до 3,5 нс.

Блоки 5-1...5-m коммутации предназначены для пропускания сигналов. поступающих с выходов соответствующих блоков

4-1...4-m задержки в зависимости от управляющих сигналов, поступающих с D-триггеров 6-1...6-m, 7-1...7-m на управляющие входы блоков 5-1...5-m, нэ входы соответствующих D-триггеров 8-1...8-m. На фиг.4 приведена функциональная схема одного из блоков коммутации. Каждый из блоков 51...5-m коммутации реализован на элементах ИЛИ 37...40, причем вход элемента ИЛИ

37 является первым управляющим входом коммутации, первые входы трехвходовых элементов ИЛИ 38, 39 образуют информационные входы, а вторые объединенные входы элементов ИЛИ 38, 39 образуют вто-. рой управляющий вход блока коммутации, Прямой и инверсный выходы элемента ИЛИ

37 раздельно соединены с третьими входами элементов ИЛИ 38, 39 соответственно, выходы .которых раздельно соединены со входами двухвходового элемента ИЛИ 40, выход которого образует выход блока коммутации. В качестве элементной базы для реализации блока коммутации применены микросхемы К1500ЛМ101.

Триггеры 6-1...6-m, 7-1...7-m предназначены для временного хранения эталонной информации и.сигналов маскирования соответственно и передачи этих сигналов в соответствующий блок 5-1...5-m коммутации каждого из m каналов воздействия-измерения, Триггеры 8-1...8-m служат для формирования выходной информации о результатах контроля по каждому выводу исследуемой группы m выводов контролируемой БИС.

Триггеры 6-1...6-m, 7-1...7-m, 8-1...8-m выполнены на микросхемах К1500ТМ131.

Блок 9 памяти предназначен для хранения адресной информации для распределителя 3 сигналов о попарном подключении выходов блоков 1-1...1-m аналоговых компараторов ко входам соответствующих линий задержек блоков 4-1...4-m задержки, а также для хранения кодов всех линий задержек при различных комбинациях коммутации сигналов аналоговых коммутаторов. Блок 9 памяти реализован на микросхемах

К1500РУ073.

Блок 10 тестовых последовательностей предназначен для формирования входных воздействий для контролируемых БИС из сигналов, поступающих с выходов блока 11 синхронизации — тактовых импульсов и сиг1798743 налов фазы, из которых формируются контрольные последовательности, поступающие на входы формирователей 2-1...24-m импульсов, установки последних в третье состояние, формирования сигналов эталонной информации и сигналов маскирования, поступающих через D-триггеры 6-1...6-m, 71„,7-m на входы соответствующих блоков

5-1„,5-m коммутации, В начале блока 10 тестовых последовательностей использовано известное техническое решение, Блок 11 синхронизации предназначен для формирования импульсов с программируемыми временными параметрами: периодом, задержками и длительностями, обеспечивающими тактирование и построение временной диаграммы работы устройства при контроле динамических параметров БИС. В качестве блока 11 синхронизации использована известная схема генератора синхронизации, Контактный блок 12 служит для подключения выводов контролируемой БИС (в нашем случае m выводов к m входам блоков

1-1...1-m аналоговых компараторов и m выходам формирователей 2-1.„2-m импульсов). B качестве контактного блока 12 использовано стандартное подключающее устройство типа УК.

Вычислительный блок 13 предназначен для долговременного. хранения информации — программы контроля в памяти ЭВМ

18, передачи этой информации через блок

17 согласования в блок 10 тестовых последовательностей, блок 11 синхронизации, блок 9 памяти. B качестве вычислительного блока 13 применен вычислительный комплекс Электроника MC0102". Выходная шина 14 служит для подключения средств записи и хранения информации (на чертеже не показана).

Работа устройства для контроля БИС по группе выводов происходит следующим образом.

В контактный блок 12 помещается контролируемая БИС. Перед началом работы из вычислительного блока 13 осуществляется запись информации в блок 9 памяти, блок 10 тестовых последовательностей и блок 11 синхронизации, а также устанавливаются уровни опорных напряжений U<», 0О>z блоков 1-1...1-m аналоговых компараторов и уровни логических сигналов формирователей 2-1...2-m импульсов, триггеры 8-1...8-m устанавливаются в исходное состояние посредством подачи из вычислительного блока сигнала на входы "Сбор" (на чертеже не показаны). В блок 9 памяти из вычислительного блока 13 записывается информация

45 БИС (входные воздействия для формирователей 2-1...2-m импульсов, эталонная ин50

5

40 подключения выхода блоков 1-1...1-m аналоговых компараторов через распределитель

3 сигналов ко входам регулируемых линий задержек блоков 4-1...4-m задержки, а также коды задержек для каждого блока 4-1...4-m задержки, При этом, если в группе задействованы все m каналов воздействия-измерения, то каждый из блоков 1-1...1-m аналоговых компараторов подключается через распределитель 3 сигналов и соответствующие линии задержки блоков 4-1„.4-m задержки к.соответствующим блокам 51.„5-m коммутации. Если в группе один или несколько каналов остаются свободными, то блоки аналоговых компараторов работающих каналов могут через распределитель

3 сигналов подключаться к блокам задержки и блокам коммутации незадействованных каналов воздействия-измерения, При этом эталонная информация"и сигналы маскирования для этих каналов записываются такими же, как и в работающем канале, а задержку строб-импульсов в этих каналах устанавливают в соответствии с группами классификации.

В качестве иллюстрации вышесказанного приведем следующий пример.

Пусть в группе, состоящей, например, I из четырех каналов воздействия-измерения, третий и четвертый каналы не задействованы в процессе контроля. Через распределитель 3 сигналов блоки 4-3 и 4-4 задержки незадействованных каналов подключаются к блоку 1-1 аналоговых компараторов первого канала воздействия-измерения, При этом в первом канале устанавливается задержка строб-импульсов т у, что соответствует первой группе классификации, в третьем канале — т а2, что соответствует второй группе классификации, а в четвертом канале — г з, что соответствует третьей группе классификации.

В блок 10 тестовых последовательностей записывается программа контроля формация, поступающая в триггеры

6-1...6-m, и сигналы маскирования, поступающие в триггеры 7-1...7-m), В блок 1 синхронизации заносится информация о временных параметрах формируемых импульсов (величинах периода, задержки и длительности), поступающих нэ синхронизирующие входы триггеров 6-1...6-m. 7-1...7m. 8-1...8-m и в блок 10 тестовых последовательностей.

Затем производится запуск устройства (кнопка "Пуск" на чертеже не показана). При этом блок 11 синхронизации вырабатывает

17Я8 13

40

55 тактовые импульсы. поступающие в блок 10 тестовых последовательностей. По этим тактовым импульсам информация из блока

10 тестовых последовательностей поступает на входы формирователей 2-1...2-m импульсов, причем на первые входы названных формирователей поступают контрольные сигналы, а на вторые входы — сигналы управления "третьим состоянием".

Формирователи 2-1...2-m импульсов по сигналам из блока 10 тестовых последовательностей вырабатывают импульсы с уровнями

Он. U>, которые подаются на входы контролируемой БИС. Информация, снимаемая с ее выходов, поступает в блоки 1-1...1-m аналоговых компараторов, сравнивается с опорными напряжениями Uon1 Uon2. На фиг.5а приведен выходной сигнал контролируемой БИС. При превышении сигнала опорного напряжения ООП1 аналоговые компараторы 15-1...15-m верхнего уровня формируют на своих выходах сигналы уровня логического нуля ("0"), а при превышении сигнала опорного напряжения Uooz аналоговые компараторы 16-1...16-m нижнего уровня формируют сигналы уровня логической единицы ("1"). Выходные сигналы аналоговых компаратаров верхнего и нижнего уровней одного из каналов воздействия-измерения, например первого канала, представленн ы на фиг.5б, в соответственно. На информационные входы триггеров 6-1...6-m поступает эталонная информация, формируемая блоком 10 тестовых последовательностей (фиг.2г), а на информационные входы триггеров 7-1...7-m с выходов блока

10 поступают сигналы маскирования (фиг.5д). По переднему фронту тактовых импульсов, вырабатываемых блоком 11 синхронизации с периодом Тр (фиг.5е) и поступающих на синхронизирующие входы триггеров 6-1...б-m, 7-1...7m, в последние осуществляется запись служебной информации — эталонной и сигналов маскирования соответственно. Сигналы на выходах триггеров 6-1...7-1 первого канала представлены на фиг.5ж. Сигналы с выходов компараторав 15-1, 16-1 верхнего и нижнего уровней первого канала через распределитель 3 сигналов поступают на входы линии задержек блоков 4-1, 4-3, 4-4 задержки первого, третьего и четвертого каналов. При этом в соответствии с кодами, полученными из блока 9 памяти для данной комбинации коммутации в каналах. задержанные сигналы с выходов блоков 4-1, 4-3. 4-4 задержки поступают на входы соответствующих блоков 5-1, 5-3, 5-4 коммутации. На фиг.5к, л приведены сигналы на выходах линий задержки блоков 4-1, 4-3, 4-4 задержки. Сигналы на выходах блоков 5-1, . 3. 5-4 коммутации идентичны, поскольку эталонная информация и сигналы маскирования в указанных каналах одинаковы. Форма этих сигналов показана на фиг.5м, С выходов блоков 5-1, 5-3, 5-4 коммутации задержанные сигналы поступают на информационные входы соответствующих триггеров 8-1, 8-3, 8-4, на синхрониэирующие входы которых подаются строб-импульсы с выходов блока 11 синхронизации, причем положение строб-импульсов (задержка относительно тактовых импульсов) определяется группами классификации. В рассматриваемом примере реализации время задержки строб-импульса относительно тактовых импульсов в первом канале составляет г, (фиг.5н), в третьем канале т (фиг.5n), а в четвертом — т з (фиг.5р).

По переднему фронту строб-импульсов осуществляется запись информации в триггеры 8-1, 8-3, 8-4, на выходах которых устанавливаются сигналы, показанные на фиг.5с, т, у соответственно. Эти сигналы несут информацию о принадлежности контролируемой БИС к той или иной группе классификации. Если, например, в процессе контроля в триггере 8-1 первого канала и в триггере 8-4 четвертого канала зафиксированы "1", это означает, что контролируемая

БИС относится к N-й группе классификации, Через выходную шину 14 эта информация поступает на средства записи, хранении и обработки информации (на фиг.не показаныы).

Таким образом, за один пуск по каждому контролируемому выводу производится несколько измерений, позволяющих определить классификационную группу проверяемой БИС, следствием чего является сокращение времени контроля, т.е. повышение производительности устройства. Кроме того, устройство обладает расширенными диагностическими возможностями, выражающимися.в том, что оно позволяет оперативно локализовать неисправность в каждом канале за счет обеспечения подключения выхода любого аналогового компаратора к линиям задержек любого канала воздействия-измерения в соответствующей группе.

В случае выявления неисправности в канале при наличии свободных (незадействованных в процессе контроля) каналов воздействия-измерения происходит автоматическое отключение неисправного канала и подключение свободного, что способствует повышению надежности работы устройства, повышению эффективно1798743

12 сти использования аппаратных средств и увеличению коэффициента использования его узлов.

Техническое преимущество предложенного устройства для функционального контроля БИС по сравнению с прототипом заключается в реализации возможности распределения ресурсов измерения N каналов в и групп по m каналов в каждой группе и одновременном контроле временных параметров в каждой группе по каждому контролируемому выводу, Общественно полезные преимущества, производные от технического, заключаются в повышении производительности устройства, повышении эффективности использования аппаратных средств и расширении диагностических возможностей устройства.

Предложенное устройство для функционального контроля БИС планируется использовать в комплексе контроля статических параметров и динамического функционирования сверхбольших интегральных схем с количеством выводов до 256 и рабочей частотой до 50 МГц, Формула изобретения

Устройство для функционального контроля больших интегральных схем, содержащее N каналов воздействия-измерения по числу выводов контролируемой схемы, каж. дый из которых состоит из блока аналоговых компараторов, формирователя импульсов, блока задержки, блока коммутации и трех триггеров. общие для всех каналов блок тестовых последовательностей, блок синхронизации, вычислительный блок, контактный блок и выходную шину, причем вход блока аналоговых компараторов и выход формирователя импульсов каждого из N каналов воздействия-измерения соединены с контактным блоком, первый и второй входы каждого из формирователей импульсов раздельно соединены с выходами первой и второй групп выходов блока тестовых последовательностей, выхОды третьей и четвертой групп выходов которого раздельно соединены с информационными входами первого и второго триггеров каждого канала, синхронизирующие входы которых соединены с первым выходом блока синхронизации,а выходы — с первым и вторым входами блока коммутации, выход которого соединен с информационным входом третьего триггера, соединенного

10 своим выходом с выходной шиной, блок тестовых последовательностей и блок синхронизации связаны между собой и с вычислительным блоком, о т л и ч а ю щ е ес я.тем, что, с целью повышения производи15

40 тельности.работы устройства за счет повышения эффективности использования аппаратных средств по групповому принципу, заключающемуся в распределении ресурсов измерения N каналов в и групп по m каналов в каждой группе и одновременном контроле временных параметров в каждой группе по каждому контролируемому выходу схемы, в устройство введены и распределителей сигналов и блоков памяти по числу групп, каждая из которых содержит m каналов воздействия-измерения, при этом входы первой и второй групп входов распределителя сигналов в каждой группе раздельно соединены с соответствующими выходами m блоков аналоговых компарэторов,.группа третьих входов — с группой первых выходов соответствующего блока памяти, выходы первой и второй групп выходов распределителя сигналов раздельно соединены с соответствующими входами m блоков задержки, первый и второй выходы каждого из которых раздельно соединены с третьим и четвертым входами соответствующего блока коммутации, группа третьих входов — с группой вторых выходов блока памяти, входы которого соединены с выходами вычислительного блока, а выходы второй группы выходов блока синхронизации раздельно соединены с синхронизирующими входами третьих триггеров.

f6pomj И адержки

Клоку И адержки

Кбявку 0-3 задержки

Хйощ9-Ф задержки

Om биока 9 памяти биге

1798743

Ощ.&ока И. заоержки

Вп триггера 6

0m триггера 7 юду примера 8-1

Q

С3

У

l3 с=

1798743

Составитель В.Козлов

Техред M.MîðãåHòàë Корректор : М.Петрова

Редактор Н.Козлова

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101. Заказ 771 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5