Устройство для контроля цифровых блоков

 

Изобретение относится к контрольноизмерительной технике и может быть использовано для автоматизированного контроля широких блоков включающих в себя большие интегральные схемы Целью изобретения является расширение функциональных возможностей за счет возможности контроля задержки распространения сигнала. Устройство содержит дешифратор 1, входной регистр 2, шину 3 адреса, шину 4 данных, шину 5 управления, клеммы для подключения объекта 6 контроля, управляющие входы 7 объекта контроля, входы 8 памяти тестовых воздействий, блок 10 формирования задержек сигналов тестовых воздействий, блок 11 формирования длительностей сигналов тестовых воздействий, многоконтактный зонд 12, выходной регистр 13, цепь 14 задержки, блок 15 контроля задержки распространения сигналов с соответствующими связями 3 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 01 R 31/28, 31/318

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (:л

Ю

Ы

С> (61) 1691793 (21) 4689312/21 (22) 05,05.89 (46) 15,09.92. Бюл. ¹ 34 (71) Хмельницкий технологический институт бытового обслуживания (72) В,Н. Локазюк (56) Авторское свидетельство СССР

¹ 1691793, кл. G 01 R 31/28; 31/318, 1989. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ (57) Изобретение относится к контрольноизмерительной технике и может быть использовано для автоматизированного контроля широких блоков. включающих в себя большие интегральные схемы. Целью

Изобретение относится к контрольноизмерительной технике и может быть использовано для автоматизированного контроля цифровых блоков. включающих в себя большие интегральные схемы и является усовершенствованием устройства по авт,св, ¹ 1691793.

Целью изобретения является расширение функциональных возможностей за счет возможности контроля задержки распространения сигнала в объекте контроля.

На фиг, 1 изображено предлагаемое устройство; на фиг. 2 — блок контроля задержки; на фиг. 3 — узел инвертирования время импульсных сигналов.

Устройство содержит дешифратор 1, входной регистр 2, шину 3 адреса, шину 4 данных, шину 5 управления, клеммы для подключения объекта 6 контроля. управляющие входы 7 объекта контроля, входы 8 данных объекта контроля, блок 9 памяти.,ЫЛ„П 1762280 А2 изобретения является расширение функциональных возможностей за счет возможности контроля задержки распространения сигнала, Устройство содержит дешифратор

1, входной регистр 2, шину 3 адреса, шину 4 данных, шину 5 управления, клеммы для подключения объекта 6 контроля, управляющие входы 7 объекта контроля, входы 8 памяти тестовых воздействий, блок 10 формирования задержек сигналов тестовых воздействий, блок 11 формирования длительностей сигналов тестовых воздействий, многоконтактный зонд 12, выходной регистр 13, цепь 14 задержки, блок 15 контроля задержки распространения сигналов с соответствующими связями. 3 ил. тестовых воздействий, блок 10 формирования задержек сигналов тестовых воздействий. блок 11 формирования длительностей сигналов тестовых воздействий, многоконтактный зонд 12, выходной регистр 13, цепь

14 задержки, блок 15 контроля задержки распространения сигналов, с соответствующими связями.

Блок контроля задержки распространения сигналов, согласно фиг. 2 содержит блок

16 согласования, шинные усилители 17, регистры 18.1-18.п, разрядно-аналоговые узлы 19.1 — 19.п, состоящие из одновибраторов

20.1 — 20.п, резисторов 21.1 — 21.m 1, конденсаторов 22.1-22.п, ключей 23.1-23.m, элементы задержки 24,1 — 24.п, узлы 25.1 — 25k инвертирования время-импульсных сигналов уровня логического "0", элементы 2И

26.1 — 26.k, счетчики 27.1 — 27.k. шинные формирователи 28.1-28.k генератор 29, с соответствующими связями.

1762280

Узел инвертирования время-импульсных сигналов уровня логического "0", согласно фиг, 3 содержит первый D-триггер

30, второй D-триггер 31, RS-триггер 32, элемент 2ИЛИ 33, элемент задержки 34, элемент HE 35, мул ьтиплексор 36, с соответствующими связями, Устройство контроля цифровых блоков согласно фиг, 1 работает следующим образом;

3ВМ выставляет адрес входного регистра 2 на шине 3 адреса и сигнал с дешифратора 1 разрешает запись тестовой информации, выставленной на шине 4 данных, по сигналу записи, выставленному на шине 5 управления, во входной регистр 2.

Тестовые воздействия по управляющим входам 7 и входом 8 данных входного регистра 2 подаются на объект 6 диагностирования, Ответные реакции по сигналу записи, задержанному цепью 14 задержки, записываются в выходной регистр 13. Входы выходного регистра 13 в это время отключены в высокоимпедансное состояние. По следующей команде из ЭВМ выставляется адрес выходного регистра 13 и дешифратор 1 разрешает считывание информации из него.

Считанная информация сравнивается в

ЭВМ с эталонной и по результатам сравнения судят об исправности объекта 6 контроля. В случае неисправности объекта 6 контроля уточняют место неисправности, контролируя отдельные компоненты объекта 6 контроля, в первую очередь БИС, в том числе путем измерения времени задержки распространения сигналов в них, Далее устройство работает следующим образом.

Во входной регистр 2 описанным выше способом записывают тестовые воздействия для отключения ИС объекта 6 контроля, непосредственно связанных своими выходами с входами БИС объекта 6 контроля в высокомпедансное состояние MEIN установки на входах этой БИС уровней логической

"1". Затем ЭВМ выставляет адрес блока 15 контроля задержки распространения сигналов по шине 3 адреса, который дешифрируется дешифратором 1 и данные о длительности время-импульсных сигналов. подаваемых на БИС объекта 6 контроля через шину 4 данных записывается в блок 15 и согласно им, сформированные блоком 15 время-импульсные сигналы поступают на объект 6 контроля, Ответные реакции с БИС объекта 6 контроля поступают через многоканальный зонд 12 в блок 15 контроля задержки распространения сигналов. а затем

3ВМ считывает их из этого блока, По результату сравнения в ЭВМ ответных реак10

55 ций, снятых с БИС обьекта 6 контроля, с эталонными реакциями судят об исправности БИС объекта 6 контроля, Вышеописанной методикой определяется исправность и других ИС объекта 6 контроля.

Блок 15 контроля задержки распространения сигналов, согласно фиг. 2, работает следующим образом.

Из ЭВМ выставляется адрес блока 15 и по сигналу из дешифратора 1 адреса разрешается выбор кристалла блока 16 согласования. Подачей информации из ЭВМ по шине 3 адреса, шике 4 данных и шине 5 управления блок 16 согласования программируется в режим для записи информации в каналы В и С и для чтения информации из канала А. Через канал В блока 16 и шинные усилители 17 поочередно в регистры 18,118,п записывается информация, настраивающая разрядно-аналоговые узлы 19,1 — 19.п на выработку время-импульсных сигналов заданной ЭВМ длительности. Стробирование информации в регистрах производится сигналами с первой группы выходов канала

С блока 16 согласования. Сигналы заданной

ЭВМ длительности формируются с помощью разрядно-аналоговых узлов 19.119.п, состоящих их одновибраторов

20.1 — 20.п, резисторов 21,1-21,m+1- конденсаторов 22.1-22.п. Сигналы с выходов регистров 18.1 — 18,п открывают, согласно записанному в них коду, соответствующие ключи и тем самым подключают соответствующие резисторы к цепям задержки одновибраторов 20.1 — 20.п. Одновибраторы

20,1 — 20,п запускаются снятием сигналов стробирования записи информации в регистрах 18.1 — 18.п, поступающими с первой группы выходов канала С и проходящих через элементы задержки 24.1 — 24.п, Время-импульсные сигналы с выходов одновибраторов 20,1 — 20,п поступают через многоконтактный зонд 12 на объект 6 контроля. Время-импульсные сигналы ответных реакций с объекта 6 контроля поступают на входы узлов 25,1 — 25.k инвертирования, где сигналы уровня логического "0" инвертируются. С выхода узлов 25.1-25.k инвертирования сигналы поступают на элементы 2И

26.1 — 26,k, где квантуются и пачки импульсов с выходов элементов 2И 26.1 — 26,k поступают на входы для последовательного счета на увеличение счетчиков 27.1 — 27.К где подсчитываются, Позиционные коды, установившиеся на выходах счетчиков 27.1 — 27.k. соответствующей длительности время-импульсных сигналов ответных реакций с БИС объекта 6 контроля, через шинные формирователи 28.1 — 28.k по сигналам выбора кристалла, подаваемым поочередно со второР

1762280 группы вьйодов канала С блока 16 согласования, передаются поочередно на входы канала А блока 16 и затем считываются в ЭВМ, где сравниваются с эталонными, Узел инвертирования время-импульсных сигналов уровня логического "0", согласно фиг, 3, работает следующим образом.

Время-импульсный сигнал ответной реакции с выхода БИС объекта 6 контроля поступает на тактовые входы первого Dтриггера 30 и второго D-триггера 31, Если время-импульсный сигнал уровня "1", то устанавливается первый D-триггер 30 по переднему его фронту (перед этим триггеры были сброшены), который в свою очередь устанавливает вход S RS-триггера 32 в "1" и в связи с тем, что на входе Ё присутствует уровень "0", на выходе RS-триггера 32 устанавливается уровень "0", который настраивает адресный вход мультиплексора 36 так, что разрешается передача информации с канала I < на выход мультиплексора 36, который включился по уровню "1" с выхода элемента 2ИЛИ 33. Время-импульсный сигнал уровня "1" через элемент задержки 34 поступает на вход I) и, не инвертируясь, проходит на выход мультиплексора 36„При поступлении время-импульсного сигнала уровня "0" на вход узла инвертирования устанавливается второй 0-триггер 31 передним фронтом сигнала и уровень "1" в свою очередь устанавливается íà R-входе RSтриггера 32, на входе S присутствует уровень "0", в результате уровень "1", имеющий место на выходе RS-триггера 32 настраивает мультиплексор 36 на передачу информации из канала lz ea выход мультиплексора

36. Уровень "1" с элемента 2ИЛИ 33 разрешает работу мультиплексора 36 и время-импульсный сигнал уровня "0" через элемент задержки 34 поступает на вход элемента НЕ

35, инвертируется и с входа г мультиплексора 36 поступает на его выход.

Формула изобретения

1. Устройство для контроля цифровых блоков по авт,св. М 1691793. о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля задержки распространения сигнала, в него введен блок контроля задержки распространения сигналов. при этом шина данных соединена с первыми входами-выходами блока контроля задержки распространения сигналов, шестой выход дешифратора соединен с разрешающим входом блока контроля задержки распространения сигналов, шина адреса соединена с входами блока контроля задержки распространения сигналов, шина уп5

55 равления — с входами записи и чтения блока контроля задержки распространения сигналов соединены с вторыми входами многоканального зонда.

2,Устройство по и, 1, отл ича ю щеес я тем, что блок контроля задержки распространения сигналов содержит узел согласования, узел шинных усилителей, и регистров, и разрядно-аналоговых узлов, каждый из которых состоит из одновибратора, m+1 резисторов, конденсатора, m ключей, пэлементов,,задержки,,п узлов инвертирования времяимпульсных сигналов уровня логического "0", и элементов 2И, и счетчиков. и шинных формирователей, генератор, входы-выходы данных, входы адреса, записи, чтения и сброса, соединенные с ЭВМ и соответствующими входами блока согласования, В-выходы которого соединены с входами шинных усилителей, выходы которых подключены к информационным входам каждого из и регистров. стробирующие входы которых соединены с входами каждого из и элементов задержки и с первой группой С-выходов блока согласования, вторая группа выходов которого соединена с входами выбора кристалла каждого из и шинных формирователей, выходы которых соединены с А-входами блока согласования.

m-e выходы каждого из и регистров, которые также являются входами разрядно-аналогового узла, соединены соответственно с первыми выводами каждого из m ключей, вторые выводы которых соединены с первыми выводами каждого их rp + 1 резисторов. вторые (m — 1)-е выводы которых соединены с каждым из m ключей и с первыми выводами каждого их m — 1 резисторов, второй вывод m-го резистора соединен с шиной логической единицы, а второй вывод (m+1)го резистора соединен с первым входом одновибратора и с первым выводом конденсатора, второй вывод которого соединен с общей точкой устройства, выходы каждого из и одновибраторов, которые также являются выходами каждого из и разрядно-аналоговых узлов, соединены с входными клеммами для подключения объекта контроля, выходные клеммы которых соединены с первыми входами каждого из и узлов инвертирования времяимпульсных сигналов уровня логического "0", вторые входы которых соединены с входами сброса узла согласования каждого из счетчиков и каждого из прегистров,,выходы каждого из и элементов задержки является также (гп -1)-м входом узла инвертирования времяимпульсных сигналов уровня логического "0" и подключены к второму входу одновибратора, выходы каждого из и узлов инвертирования время1762280 каждого из и узлов инвертирования времяимпульсных сигналов уровня логического

"0" соединены с первыми входами каждого из и элементов 2И, вторые входы которых соединены между собой и с выходом генератора, выходы каждого их и элементов 2И соединены с информационными входами каждого из счетчиков соответственно, выходы которых соединены с информационными входами шинных формирователей.

3. Устройство по и, 2, о т л и ч а ю щ е ес я тем, что узел инвертирования времяимпульсных сигналов уровня логического "0" содержит первый и второй D-триггеры, RSтриггер, элемент 2ИЛИ, элемент задержки, элемент НЕ, мультиплексор, первый вход узла соединен с тактовыми входами первого и второго D-триггеров и с входом элемента задержки, выход которого соединен с пер вым информационным входом мультиплексора и с входом элемента НЕ, выхо,: которого соединен с вторым информацион5 ным входом мультиплексора. выход которого является выходом узла, выход первогс

D-триггера соединен с первым входом элемента 2ИЛИ и с входом установки RS-триггера, вход сброса которого соединен с

10 выходом второго 0-триггера и с вторы . входом элемента 2ИЛИ, выход которого соединен с входом разрешения работы мультиплексора, адресный вход которого подключен к выходу RS-триггера, вход

15 сброса первого и второго D-триггеров соединены между собой и с выходом сброса

ЭВУ, D-входы 0-триггеров соединены с шиной логической "1".

0m

ЯlМ

Составитель Е.Строкань

Редактор В,Фельдман Техред М.Моргентал Корректор Т,Палий

Заказ 3259 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101