Запоминающее устройство цифровой вычислительной машины с блоком контроля

 

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Кл. 42m, 14

Заявлено 22.Х.1965 (№ 1034301/26-24) с присоединением заявки ¹

Приоритет

Опубликовано ЗО.Х1.1966. Бюллетень № 24

Дата опубликования описания 16.1.19á7

Комитет по делам изобретений н открытий при Совете Министров

СССР

МПК 6 061

УДК 681 142 07(088 8) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ЦИФРОВОЙ

ВЫЧИСЛИТЕЛЪНОЙ МАШИНЫ С БЛОКОМ КОНТРОЛЯ

Известны запоминающие устройства (ЗУ цифровой вычислительной машины с блоками контроля, содержащие оперативные накопители, адресные устройства, узлы связи, узлы записи, воспроизведения, приема и выдачи кодов, узлы местного управления, регистр числа и блоки контроля.

Предложенное устройстьо отличается от известных тем, что в нем блок контроля содержит схему автономного управления, схему обнаружения ошибок, дополнительный регистр числа и схему передачи. Входы схемы передачи подключены к выходам узла воспроизведения и прямым выходам регистра числа запоминающего устройства. Входы дополнительного регистра числа соединены с выходами схемы передачи, выходы дополнительного регистра подсоединены к схеме обнаружения ошибок, выход которой подключен к схеме аптономного управления. Схема автономного управления соединена с узлом местного управления, схемой поредачи и дополнительным регистром. Это позволяет сократить время обнаружения и определения места неисправности в процессе работы машины.

На чертеже приведена блок-схема запоминающего устройства цифровой вычислительной машины с блоком контроля.

Устройство включает оперативный накопитель ЗУ 1, адресное устройство 2, узел записи 3, узел воспроизведения 4, узел приема и выдачи кодов о, регистр числа ЗУ б, узел связи ЗУ с адресной магистралью 7, узел местного управления ЗУ 8, схему передачи чисел

9, дополнительный регистр числа 10, схему обнаружения ошибок 11, схему автономного управления 12, адресную магистраль 18, числовую магистраль 14, сигнальную магистраль

l5, клемму «начало контроля» 16, клемму «ко10 нец контроля» 17.

Работа описываемого устройства основана на методе двукратного обращения к каждой ячейке памяти с операцией поразрядного инвертирования счнтьн;аемых кодов в те интер1s валы времени, когда ЗУ не загружено реализацией основной программы.

В такие моменты времени запоминающее устройство переводится в режим контроля.

Командой на клемму lб блокируются связи

20 ЗУ с другими устройствами машины и производится переход на управление от схемы автономного управления 12. При этом поступающие в процессе работы ЗУ адресная и управляющая информации имитируются схемой

25 автономного управления. В качестве контрольной информации используются хранимые в ЗУ коды чисел и команд.

Устройство контроля содержит дополнительный канал в тракте считывания и воспро30 изведения информации для запоминания ре189621

+ зультата первого обращения к ячейке памяти (схема передачи 9 и дополнительный регистр

10). Так как в режиме контроля проверяется состояние оборудования, а не вычислительный процесс, то задачей проверки является обнаружение систематической ошибки. Чтобы выявить систематическую ошибку над считываемой информацией в каждом из обращений к ячейке памяти выполняется операция поразрядной инверсии в основном канале. При первом обращении считываемая информация направляется по двум каналам: основному (цепь 4 — б) и дополнительному (цепь 4 — 9—

10). В основном канале считанный код поразрядно инвертируется и восстанавливается в выбранную ячейку памяти. В дополнительном канале информация запоминается без преобразований и хранится в течение двух тактов работы ЗУ по данному адресу для сравнения с результатом, полученным в основном канале. При втором обращении в данную ячейку считывается поразрядная инверсия исходного кода, над которым вторично выполняется операция поразрядного инвертирования в основном канале.

В результате двукратного преобразования информации содержимое основного и дополнительного каналов будет различаться на величину ошибки и совпадать при исправном оборудовании.

Используемый в предложенном устройстве способ контроля с двукратным применением операции поразрядного инвертирования исходного кода позволяет обнаруживать ошибки любой кратности, Рассмотрим пример одиночной систематической ошибки. Пусть при первом обращении к некоторой ячейке было получено число:

А, = а,2" + а, 12"- +... а„2 +... +

+ ai2 + а,2

Оно передается по двум каналам, в одном из которых оно преобразуется (поразрядно инвертируется) и в виде

А, + а„2" + а, 2" †+ . . . + а 2" + . . . +

+ а,2 + аю2о записывается в исходную ячейку. При втором считывании это число повторно инвертируется.

Если при первом считывании числа А, в

k-ом разряде произошел сбой, который в дальнейшем принимает систематический характер, то в дополнительном канале число будет иметь вид:

А = а„2" + а„ 2" †+ . . . + а 2 . . . +

+ а 2 + а,2

В основном канале число также будет иметь искаженный вид:

А = а„2" -+- а„12" — ... +а„2

+ а,2 + ао2

15 г0

Это число будет записано в исходную ячейку и считано второй раз только в основной канал.

Наличие систематической ошибки в том же

k-ом разряде опять изменит код числа, который запишется как:

А, = а,2 + а, 12" — +... а„2о + .

+ . . . а,2 + ао2о

Далее происходит сравнение кодов Ас и Ar, которое и выявляет наличие ошибки в k-ом разряде, так как информация в этом разряде в обоих числах различна.

Результаты сравнения используются для оценки работающей части оборудования в данном такте. Систематическая ошибка любой кратности фиксируется в дополнительном канале схемой обнаружения ошибок 11 с указанием неисправного разряда (разрядов) и адреса ячейки. Информация об отказе используется для останова машины с целью локализации неисправности. При поступлении от основной программы запроса в ЗУ, имеющего высший приоритет по отношению к контрольному режиму работы ЗУ, сигналом на клемму 17 осуществляется обратное переключение, т. е. блокируется связь местного блока с ЗУ и подключается ЗУ через магистрали 18, 14, 15 к другим устройствам машины. Место разрыва контрольного режима запоминается для продолжения проверки исправности оборудования, когда ЗУ будет свободно от работы по основной программе.

Таким образом, контрольный режим работы

ЗУ не влияет на работу устройства в составе машины при выполнении основной программы, за исключением случая, когда вырабатывается сигнал «отказ», требующий останова машины.

Предмет изобретения

Запоминающее устройство цифровой вычислительной машины с блоком контроля, содержащее оперативный накопитель, адресные устройства, узлы связи, узлы записи, воспроизведения, приема и выдачи кодов, узлы местного управления, регистр числа и блок контроля, отличающееся тем, что, с целью сокращения времени обнаружения и определения места неисправности в процессе работы машины, блок контроля содержит схему автономного управления, схему обнаружения ошибок, дополнительный регистр числа и схему передачи, причем входы схемы передачи подключены к выходам узла воспроизведения и прямым выходам регистра числа запоминающего устройства, входы дополнительного регистра числа соединены с выходами схемы передачи, выходы дополнительного регистра подсоединены к схеме обнаружения ошибок, выход которой подключен к схеме автономного управления, а схема автономного управления соединена с узлом местного управления, схемой передачи и дополнительным регистром.

189621

Составитель Ю. Торгоненко

Редактор В. Н. Торопова Техред Т, П. Курилко Корректоры: С. М. Белугина и О. Б. Тюрина

Заказ 4148/13 Тира>к 1075 Формат бум. 60 90 /з Объем 0,27 изд. л. Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2