Источник квазисинусоидального напряжения
Сущность изобретения: устройство содержит источник постоянного напряжения, коммутатор полярности, две интегратора, источник тактовых импульсов, распределитель . 2 ил.,
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (si)s Н 02 М 1/08
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4940013/07 (22) 30,05,91 (46) 07.03,93, Бюл. № 9 (71) Московский энергетический институт (72) Е, Е. Чаплыгин и Хаммами Усама (SY) (56) Системы управления тиристорными преобразователями частоты /В. А. Бизиков и др, — М.: Энергоатомиздат, 1981, С. 55-64.
Авторское свидетельство СССР по заявке ¹ 4789964, кл. Н 02 М 1/08, 1990, Устройство относится. к преобразовательной технике и может быть использовано в цепях управления непосредственных преобразователей частоты, инверторов напряжения и источников реактивной мощности.
Цель изобретения — упрощение устройства и уменьшение температурного дрейфа
его параметров, На фиг. 1 представлена структурная схема устройства; на фиг. 2 — временные диаграммы.
Источник постоянного напряжения 1 через коммутатор полярности 2 и первый интегратор 3 связан с входом второго интегратора 4. Источник тактовых импульсов 5 подкл)очен к распределителю 6, выходы которого Рз и F4 связаны с цепями обнуления первого и второго интеграторов
3 и 4 соответственно.
На фиг, 2 приведены временные диаграммы, где 7 — короткие импульсы S на выходе источника 1 тактовых импульсов; 8— сигнал на выходе коммутатора 2 полярности; 9 — условные номера тактов распределителя 6; 10 и 11 — выходные сигналы Р) и Р2 Ы 18OG561 А1 (54) ИСТОЧНИК КВАЗИСИНУСОИДАЛЬНОГО НАПРЯЖЕНИЯ (57) Сущность изобретения: устройство содержит источник постоянного напряжения, коммутатор полярности, две интегратора, источник тактовых импульсов, распределитель. 2 ил, распределителя 6; 12 — сигнал на выходе первого интегратора 3; 13 — сигнал Гз на выходе распределителя 6; 14 — напряжение на выходе интегратора 4; 15 — сигнал F4 на выходе расп ределителя 6.
Коммутатор полярности 2 управляется импульсами распределителя 6. При F) g=1 ъ (диаграммы 10 и 11) коммутатор полярности р
2 передает на выход напряжение источника
1 постоянного напряжения с коэффициентом передачи Кр, а при F)F>=1 с коэффициентом передачи Кр. В остальные моменты времени напряжения на выходе коммутато- О"д ра полярности нет (диаграмма 8). Указанное напряжение интегрируется первым интеграторам 3 (диаграмма 12), причем послед- ) .а ний периодически обнуляется импульсами
Рз (диаграмма 13) с выхода распределителя
6, Напряжение первого интегратора 3 интегрируется вторым интегратором 4, обнуляемым импульсами F4 (диаграмма 15) с выхода распределителя 6, В результате двухкратного интегрирования напряжения (диаграмма 8) напряжение 14 на выходе второго интегратора 4 имеет практически сину1S0055I
Фв .1
r 3 Е ЛЛ и 3 JLJLJLJl JI Jly,г т
Составитель Е, Чаплыгин
Техред M. Моргентал
Корректор Н, Ревская
Редактор А, Рожкова
Заказ 1171 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина. 101 соидальную форму, Для изменения частоты необходимо изменить частоту источника 5 тактовых импульсов, а для изменения амплитуды величину напряжения на выходе источника 1 постоянного напряжения, Об нуление интеграторов обеспечивает высокую динамику переходных процессов.
Формула изобретения
Источник квазисинусоидального напряжения, содержащий источник тактовых импульсов, подключенный к входу распределителя, первый выход F1 которого подключен к первому управляющему входу коммутатора полярности, о т л и ч а ю щ и йс я тем, что, с целью упрощения и уменьшения температурного дрейфа источника, он снабжен источником постоянного напряжения и двумя интеграторами с цепями обнуления, причем источник постоянного нат1ряженил черезкоммутатор полярности связан с входом первого интегратора, выход которого подключен ко второму интегратору, 5 второй выход Е2 распределителя связан с вторым управляющим входом коммутатора полярности, третий F3 и четвертый F4 выходы распределителя подкл1очены к цепям обнуления соответственно первого и второго
"0 интеграторов, распределитель выполнен двенадцатитактным с логическими сигналами на выходах, F1=Tg V ТЗ V Т4 V Т5, Р2= Г1 V T6
V T7 V T12, F3=(T4 V T10) S, F4= =-(T1 V T7)S, где Т =1 только íà i-м такте распределителя, "5 S-короткий единичный импульс на выходе источника тактовых импульсов, коэффициент передачи коммутатора полярности К=КО при F1F2=1, К=К при Р1Г2=1, К=О при Fr=I.
